|
vending uut (
.Clk(Clk),
.reset(reset),
.choice(choice),
.In(In),
.Change(Change),
.exceed(exceed),
.Out(Out)
); 1.설계목표
2.설계내용
- 동전의 가지수와 상태설명, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing
|
|
|
회로도
(1)3진수 회로
(2)10진수 회로
(3) 최종 결과 회로
3.설계결과
10진수(3진수)
출력파형
ON
1(001)
2(002)
3(010)
4(011)
5(012)
6(020)
7(021)
8(022)
9(100)
4. TROUBLE SHOOTING
문제점
해결방안
회로의 복잡함으로 인한 가격,실용성 문제
☞ 더 간단한 회로를 구성
|
|
|
논리식이 불필요하고 알고리즘에 의해 구현가능한 점, 쉽게 수정 가능한 점을 이번 Term Project를 통해 느끼게 되었습니다. 1.개요
-VHDL언어란
2. Term Project주제
-구현방법
-구현내용
3.구현과정
-동작 알고리즘
-기본 동작
-VHDL 코드
4.시
|
|
|
논리로 output은 current state에 의존한다.
begin
case(current_state)
ZfZ: detector_out = 0;
OfZ: detector_out = 0;
ZfO: detector_out = 1;
OfO: detector_out = 0;
default: detector_out =0;
endcase
end
endmodule
tb_Faliing_Edge_Detector source code
`timescale 1ns/1ps
module tb_Faliing_Edge_Detector;
reg
|
|
|
:0] min_a;
reg [5:0] min_b;
reg [4:0] min_a;
initial
begin
min_a = 0;
min_b = 0;
end
always @(posedge c1k_c or posedge reset)
begin
if(reset)
begin
min_b<=4'd0;
min_a<=3'd0;
end
else if (c1k_c)
begin
if(comma_a==4'd9 & sec_b==4'd9 & sec_a==3'd5)
begin
if(min_b==4'd9)
begin
min_b<=4'd0;
|
|
|
b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]&~
|
|
|
자판기 회로 ASM 차트...........................................8
3.4 자판기 회로 진리표.............................................9
3.5 자판기 회로 회도로(블록도)......................................16
3.6 자판기 회로 Verilog HDL 코드.....................................17
3.7
|
|
|
로그램을 구현하여 가상으로 실행. 논리 게이트들을 이용하여 간단한 논리 회로를 구현해 보고 그에 따른 논리게이트들의 역할들과 자판기의 거스름돈이 나오는 원리에 대하여 알아보기로 한다.
상품과 거스름돈이 나오는 두가지 경우로 진
|
|
|
것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*8 Decoder
(2) 3*8 Encoder
3. 고찰 및 의견
4. 참고 자료
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
메뉴펼치기
