|
definitions
m_clk_process :process
begin
m_clk <= \'0\';
wait for m_clk_period/2;
m_clk <= \'1\';
wait for m_clk_period/2;
end process;
-- Stimulus process
stim_proc: process
begin
-- hold reset state for 100 ns.
wait for 100 ns;
m_reset <= \'0\';
wait for 50 ns;
startsig <= \'1\';
wait
|
|
|
설계하였던 Logic_unit block, Arithmetic_unit block, Mux, block, Shifter block으로 이루어져 있음을 확인 할 수 있습니다. 입력으로는 8bit의 A, B 신호와 연산의 종류를 선택하게 되는 5bit의 sel 신호, 그리고 Carry in을 나타내는 1bit의 C_int신호가 있고, 출력으로
|
|
|
Project ………… 18
5.3 UML ………… 19
5.3.1 UI ………… 20
5.3.2 Sequence Model in This Project ………… 21
6 System Evolution ………… 22
6.1 Objectives ………… 22
6.2 Evolution of User Requirement ………… 22
6.3 Evolution of Environment
|
|
|
: 생성된 JEDEC파일을 넣어주어 입력된 값에 따라 기능하게 만들어진 칩. 각 소자마다 특성과 기능 다름.
※ 주의 : 11번과 12번핀 모두 GND로 설정하여야만 정상적으로 작동 프로젝트개요
회로도
부품/준비물
디지털시계제작
고찰
|
|
|
logic이 완성된다.
다음은 두 번째 combinational logic이다. 이는 32bit 16to1 MUX만으로 간단하게 설계된다.
각 register에서 출력된 결과값들을 불러오는 과정이다. read port의 번호를 결정하는 \'radd2\'가 이
MUX의 select bit이 된다. 여기서 선택된 값을 read por
|
|
|
포인트 -. 목적
-. verilogams 와 veriloga, verilog
-. verilogams 소개
-. 개발단계에서 AMS Designer 의 위치
-. AMS Designer 의 능력
-. AMS Designer 실행 모드 종류
-. AMS Designer GUI 실행모드 (Example1, Example2)
-. AMS Designer command line 실행모드 (Example1, Exmaple2)
|
|
|
디지탈 IC의 활용(게이트에서 마이컴까지), 집문당
문경주(2010), 분산전원 운용을 위한 통신 게이트웨이 개발, 명지대학교
이옥란(2008), 논리 및 부울대수에 관한 연구, 인제대학교
정문영(1997), 다중 게이트 단일전자 트랜지스터 논리회로 설계
|
|
|
회로도를 설계하는 것이 끝이 아니라 그 외의 많은 복합적인 요소들에서도 많은 깨달음이 있었던 첫 프로젝트였다. 두 번째 프로젝트에서는 좀 더 완벽한 실험을 해 보이겠다.
논리회로실험 및 설계 보고서
프로젝트1
(교통신호등)
제출일: 20
|
|
|
회로 설계의 문제인지 등의 원인 발견을 위해 실제 실험을 진행하며 비교, 검토가 필요하다.
실험방법
<실험 부품 및 장비>
전원 : 독립적으로 가변할 수 있는 직류 정전압원 2대
장비 : 디지털 멀티미터, 0~10mA 직류 밀리 전류계 또는 VOM
저
|
|
|
logic의 약자로 바이폴라 접합 트랜지스터(bipolar junction transistor)에 의해 구현한다.
ECL(emitter – coupled logic) 역시 바이폴라 기술을 이용한다. CMOS와 TTL은 회로 소자의 형태와 파라미터 값만 다를 뿐 기본적인 논리연산은 같다.
1. CMOS 와 TT
|
|
메뉴펼치기
