|
설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39 1. 설계목표
2. 설계내용
3. 코드
4. 코드설명
5. 시뮬레이션 결과
6. 결과 토의
|
- 페이지 6페이지
- 가격 3,300원
- 등록일 2013.07.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 온도계 system 동작 원리 ---------- p.3
ⅰ) 전반적인 시스템 동작 개요도
ⅰ) 세부 과정
Ⅴ 설계 과정 ----------------------------- p.4,5
ⅰ) 온도센서 비반전증폭회로 제작
ⅱ) 마이크로프로세서(ATMEGA8) 개발환경
ⅲ) 표시장치(F.N.D), 회로
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로는 RC회로와 반대로 고주파에 잘 반응하므로 고역필터(highpass filter)특성을 가진다.
(5)
☞실험방법
1.RC회로
저역필터의 기능을 갖는 RC회로를 구성한다.
a와 G사이에 함수발생기를 이용해 의 전압을 가한다.
a-G단자를 디지털 오실로스코프의
|
- 페이지 11페이지
- 가격 2,300원
- 등록일 2013.12.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로
7. 설계 결과
① 소자선택
소 자
수 량
소 자
수 량
IC7490
2EA
IC7408
1EA
IC7447
2EA
7-segment
2EA
저항
4EA
③ 실제 구현회로
④ 결과 및 검토
25진 카운터 설계 결과 먼저 일의 자리 수를 0~9까지 표시를 하고 10이 되었을 때 십의자리로 가산을 시켜주
|
- 페이지 6페이지
- 가격 2,300원
- 등록일 2013.06.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계과장(플립플롬 입력식 (간략화))
(4) 설계도 ( 회로도 )
(5) Simulation 결과 파형
(6) Simulation 결과 분석
1_) Y = 0
2_) Y =1
3_) Y=0 and Y=1
결과분석
위처럼 3bit ( 0~7 ) 까지의 카운터를 T 플립플롭을 이용하여 설계해 보았다.
본인은 Y의 입력값을 주어 0
|
- 페이지 5페이지
- 가격 1,800원
- 등록일 2013.04.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
우리집을 지켜라
1.목적
-이제까지 FND와 비교기를 이용하여 숫자를 단순히 비교 하였던 것과는 다르게 이제는 입력되어
있는 값과 입력되는 값의 순서까지 같게 하여 좀 더 발전 된 비교 회로를 설계해보자.
2. 동작설명
-먼저 7490에 클럭 스위
|
- 페이지 12페이지
- 가격 7,000원
- 등록일 2013.11.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
스마트’ 변신 2010. 08. 04
서울경제, ‘대학들 '스마트폰 앱 개발' 팔 걷어’ 2010. 08. 1
한국경제, ‘소니, 10월 美서 구글TV 출시’ 2010. 09. 27
ComScore (2010). The 2009 U.S. Digital Year in Review: A Recap of the Year in Digital Marketing. Ⅰ. 서론
Ⅱ. 스마트 TV에
|
- 페이지 40페이지
- 가격 3,300원
- 등록일 2013.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 논리회로』, 진영사, 1999
(2) 김선형·이두성, 『디지털공학』, 청문각, 2010
(3) 이갑섭·배장근, 『디지털 논리회로 이론 및 실습』, 대림, 1998 실험. 논리회로의 간략화
1. 실험 목적
2. 실험 이론
2.1. 부울 대수(Boolean Algebra)
2.2.
|
- 페이지 10페이지
- 가격 4,200원
- 등록일 2013.11.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
이용하여 Negative set 및 reset 기능이 있는 D-FF를 가지고 비동기 MOD3인 2진 카운터를
설계하여라.
문제 3. 3-비트 레지스터로부터 j-k 플립플롭으로 만든 3-비트 레지스터로 병렬 비동기 방식으로 데이터를 전송하는 회로를 설계하라. 없음
|
- 페이지 2페이지
- 가격 3,360원
- 등록일 2013.11.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
efinitions
m_clk_process :process
begin
m_clk <= \'0\';
wait for m_clk_period/2;
m_clk <= \'1\';
wait for m_clk_period/2;
end process;
-- Stimulus process
stim_proc: process
begin
-- hold reset state for 100 ns.
wait for 100 ns;
m_reset <= \'0\';
wait for 50 ns;
startsig <= \'1\';
wait f
|
- 페이지 16페이지
- 가격 9,660원
- 등록일 2013.12.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|