|
branch handler와 PC calculation unit이 동작할 수 있도록 각각3bit, 2bit의 control code로 바꾸어주는 branch handler/PC calculation unit의 decoder가 구현되었다. ① Address Generator Decoder의 시뮬레이션 결과
② Branch Handler / PC Calculation Unit Decoder의 시뮬레이션 결과
|
|
|
결과값이 설계조건을 만족함을 확인할 수 있다. ① Address Generator의 시뮬레이션 결과
② PC Calculation Unit의 시뮬레이션 결과
③ Branch Handler의 시뮬레이션 결과
① Address Generator의 설계
② PC Calculation Unit의 설계
③ Branch Handler의 설계
|
|
|
할 opcode는 opcode[6:5]가 모두 10인 특징이 있음을 알 수 있다.
실험을 대비하여 모듈을 직접 코딩해보았다.
모듈 구현은 address generator decoder와 동일한 방식으로 이루어졌다. ① Address Generator Decoder
② Branch Handler / PC Calculation Unit Decoder
|
|
|
. (아래는 Karnaugh map의 형태가 아니다)
op
flags
0
1
2
3
4
5
6
7
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
2
0
0
1
0
0
1
1
1
시뮬레이션 결과는 다음과 같다.
모든 결과가 위의 표를 만족하고 있음을 알 수 있다. ① Address generator
② PC Caculation Unit
③ Branch Handler
|
|
|
address of instruction
TR 16 Temporary register Holds temporary data
INPR 8 Input register Holds input character
OUTR 8 Output register
Holds output character
(1) 공통 버스 시스템
기본 컴퓨터에는 레지스터들 사이나 레지스터와 메모리 사이에 정보 전송 을 하기 위한 경로가
|
|
|
시스템의 구성요소와 기능
1. 컴퓨터
2. 터미널(단말기)과 입출력장치
3. 통신채널(매체)
1) 유선매체
2) 무선매체
4. 통신 프로세서(통신처리기)
1) 모뎀
2) DSU
3) 멀티플렉서
4) 전위처리기
5) 인터네트워크 처리기
6) 사설교환기(PBX)
5.
|
|
|
Unit)
② 제어부 (Control Unit)
③ Accumulater(ACC)
④ Address Register
⑤ PSW(Program Status Word)
⑥ Program Counter(PC)
⑦ 그 외의 CPU 레지스터
메모리 구조
프로그램 메모리
데이터 메모리
8051동작을 위한 회로연결
8051의 인터페이스
발진회로
리
|
|
|
Address
③도메인 네임(Eomain Name)
④E-Mail Address
⑤인터넷 계정
⑥브라우저(Browser)
⑦하이퍼텍스트(HyerText)
⑧홈페이지(Home Pages)
⑨HTML(HyerText Mark-Up Language)
⑩URL(Uniform resource Locator)
⑪HTTP(HyperText Transport Protocol)
⑫ADN(Advanced Digital Ne
|
|
|
Addressing mode)
제장. 마이크로프로세서와 마이크로프로세서 System
마이크로 프로세서(Microprocessor)란?
마이크로 프로세서의 개념
마이크로 프로세서의 발달과정
16비트와 32비트 Micro-processor에서 볼 수 있는 개선된 성능
제장. 마이크로 프
|
|
|
개념
2.1.1.2 자동제어의 발전 및 원리
2.1.2 수동 제어
2.1.3 제어의 동특성
2.1.4 원격 제어
2.2 제어계의 분류
2.2.1 제어량 측면
2.2.2 목표값 종류
2.2.3 진보된 제어
Ⅲ. IT 시장의 발전 동향
Ⅳ. 원격제어 유사 시스템
|
|
메뉴펼치기
