|
회로나 소자를 보호하기 위해 증착된다. 증착을 위한 사용방법에서 요구되는 박막은 다음에 재검토 된다.
이베포레이션
이베포레이션은 박막증착의 오래되고 좀 더 직접적인 방법 중의 하나이다. 증발된 물질은 진공챔버안에서 저항가열 소
|
|
|
PROCESSING for DIGITAL STILL CAMERAS\", p84, 2006.
백인규, “개선된 Fixed Pattern Noise 특성을 가지는 Wide Dynamic Range CMOS 능동 픽셀 센서의 설계와 특성 분석,” Master dissertation, KAIST, 2009.
이광희, 노시윤, 주치선, 강승원, 임병현, 최치영, “CMOS 이미지 센서의
|
|
|
(first generation; 1951?1959 : 진공관시대)
2. 제2세대 컴퓨터(second generation; 1959?1963 : 트랜지스터 시대)
3. 제3세대 컴퓨터(third generation; 1964?1971 : 집적회로시대)
4. 제4세대 컴퓨터(forrth generation ; 1971?)
5. 제5세대 컴퓨터(fifth generation ; ?)
참고문헌
|
|
|
설계에 보다 복잡한 physical/chemical process에 대한 이해가 필요됨으로써 그 중요성이 인정되었다.
이에 따라 외국의 경우 그 필요성에 일찍 눈을 떠서 이미 장비설계를 위한 고유의 지식을 확립했다.
이상으로 볼 때 성능이 뛰어난 장비의 설계에
|
|
|
설계』, 다다미디어
4. 정희성 외, 『디지털 회로 기술 언어 입문, 논리설계와 HDL의 기초』, 홍릉 과학 출판사
5. 최명렬, 『주문형 반도체 설계 ASIC DESIGN』, 하이테크정보
6. Stephen Brown/Zvonko Vranesic, 『Fundamentals of Digital Logic with VHDL Design 3/e』,
|
|
|
process(clk)
begin
if clk\'event and clk = \'1\' then
if Ld8 = \'1\' then Q <= \"1000\";
else if Enable = \'1\' then
if Q = \"0011\" then Q <= \"1000\";
else Q <= Q-1; end if;
end if;
end if;
end process;
S5 <= \'1\' when Q <= \"0101\" else \'0\';
end counter;
endmodule 1. Up cou
|
|
|
chip AN710, 2003.
[5] NXP Inc., MF1ICS50 datasheet, 2008.
[6] 김정호, 유충현, 김가원, “13.56MHz RFID의 Reader, Tag 안테나 설계 및 매칭 기법”, IDEC News, 제107호, 16-19쪽, 2006년 5월.
[7]우신출판사 RF회로설계 247페이지에 \"인덕턴스 설계도표\" 참고 1.서론.......
|
|
|
chip을 외부의 물리적 충격이나 전자기장, 습기 등으로부터 보호하여 부품으로써의 반도체에 호환성을 부여하기 위함이다. 반도체 제조공정소개
I. 회로설계
II. 웨이퍼 가공(Wafer Fabrication)
III. 시험 및 선별(Wafer Sort)
IV. 조립(Assembly
|
|
|
디지털 회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설
|
|
|
회로를 구성하는 게이트 내부의 delay라는 것을 알 수 있다.
참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39&nb
|
|
메뉴펼치기
