|
High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만 Cp=0
|
|
|
시적인 보관 또는
디지털 신호의 전송되는 시간을 늦춰주는 지연 목적에 사용된다.
4. T플립플롭
T(Toggle) 플립플롭은 JK플립플롭의 J와 K단자를 연결한 것으로 입력 단자가
T하나이며, 입력이 있을 때마다 플립플롭의 값이 반전된다. 이러한 기
|
|
|
1. 목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (7
|
|
|
공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.39 ~ p.54
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.395 ~ p.406
④ http://blog.naver.com/lunchtime82?Redirect=Log&logNo=100029386404
⑤ http://kmh.yeungnam-c.ac.kr/comIntro/mano/chapt-16.html 1. 목적
2. 이론
3.
|
|
|
플립플롭 T단자에 접속되어 있는 AND
게이트의 입력에 접속되어 있어 클럭펄스가 변화될 때 동시에 각 플립플롭의
T입력도 변화하는 이론도 공부할 수 있었다.
우리가 실험한 4진 Up/Down 카운터라 하면은 입력되는 클럭수를 세어 0에
서 3까지
|
|
|
플립플롭 메모리 셀로 구성되어 있으며, 플립플롭을 이용하여 비트 데이터를 저장 한다.
동작 원리는 보통의 플립플롭과 동일하다. 즉, 한쪽이 켜져 있을 때에는 다른 한쪽이 꺼져 있어 항상 어느 한쪽에서는 전류가 흐르고 있으므로 1비트당
|
|
|
플롭은 디지털 회로의 중요한 구성 요소로서, 적절한 이해와 활용이 이루어진다면 다양한 응용 가능성을 열어줄 것이라고 생각한다. 이러한 실험과 분석을 통해 디지털 회로의 기초를 다지는 데 있어 플립플롭의 역할이 얼마나 중요한지를
|
|
|
실험을 했는데, 이 실험에서 사용되는 회로는 7495 shift register를 사용했는데 shift register란 저장되어 있는 이진 정보를 단방향 또는 양방향으로 이동시킬 수 있는 것으로 shift register의 각 플립플롭들은 각각의 입력과 출력이 연쇄적으로 연결되
|
|
|
실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것
|
|
|
Q. J·K플립플롭을 이용한 디지털 시계 만들기.
A. J·K플립플롭은 하나의 비트값을 지속적으로 유지시켜 주는 소자로서 이것을 이용하여 디지털 시계를 작성하였습니다.
디지털 시계를 나타내기 위하여 동기식 카운터방식을 사용하였으며, 00
|
|
메뉴펼치기
