|
10번 실험) 를 제거하자 전압이득이 현저하게 떨어지는 것을 알 수 있다. 즉 는 교류 전압이득을 저하시키지 않기 위해서 반드시 필요하다.
(2) 의 제거가 증폭기 성능에 어떤 영향을 주는가?
⇒ 는 이미터 저항으로 전류이득과 출력저항에 전혀
|
|
|
작게 한 후 증폭기의 신호입력에 연결하고 각단의 출력을 측정한 결과, 이론과 일치하는 증폭된 파형이 출력되었고, 각단의 DC 바이어스 + 사인파 의 형태로 출력되었다. 1. 주제 및 실험 관련사항
2. 전체 회로도
3. 각단 해석
4. 결론
|
|
|
주파수 를 측정해보니 =83.586Hz가 나오고 =1.3914MHz가 나왔다. 이를 통해 대역폭을 계산하면 약 1.3913MHz가 나온다. 전자회로실험 예비보고서
9장. MOSFET 증폭기 회로
1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
|
커패시터까지 제거한 후 전압을 측정하고 계산해봤더니 은 약 622.7Ω이 나왔다. 전자회로실험 예비보고서
8장. 베이스 접지 증폭기 및
이미터 폴로워 회로
1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
|
실험을 더 해보니 거의 정확한 값을 얻을 수 있었다. 앞으로도 실험 강의 자료에 있는 실험 방법에만 만족하지 않고 더 나아가 다른 실험도 추가적으로 해보는 자세를 갖도록 해야겠다. 전자회로실험 결과보고서
8장. 베이스 접지 증폭기
|
|
|
회로가 증폭기로서 동작할 때 전압이득은 얼마인가?
(a) -10 (b) -1
(c) 1(d) 10
⇒ 회로가 증폭기로서 동작할 때는 Rf/Rs의 전압이득을 가지고 증폭기로서 동작하므로, -22㏀/2.2㏀=-10의 전압이득을 가지게 된다
3. 그림 31-1B의 회로가 적분기로서 동작
|
|
|
증폭기의 동산신호제거의 측정단위는 데시벨(dB)이다.
4. 차동전압이득이 100이고 동상전압이득이 0.001이면 동상신호제거는 얼마인가?
(a) 40dB(b) 60dB
(c) 80dB(d) 100dB
⇒ CMR(dB)=20log( Av(d) / Acm ) 으로 즉 20log(100/0.001) = 100dB이 나온다.
5. 그림 28-1의 회로
|
|
|
회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바이폴라 트랜지스터의 어느 것과
|
|
|
실험.NMOS 증폭기
1.Orcad 결과
<공통 - 소스 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
<공통 - 게이트 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측
|
|
|
회로를 구성한다.
2. S1을 닫고, 컬렉터 회로의 전류 IC를 측정하여 기록한다. VBE, VE, VCE도 측정하여 기록한 후 IE를 계산한다.
3. 음성 신호 발생기를 1000Hz에서 최소 출력으로 조절한 후, 증폭기의 입력 단자에 연결한다. 오실로스코프의 수직 입
|
|
메뉴펼치기
