|
회로가 필요하다고 생각했었는데
한가지 회로가 4개~6개의 게이트를 가지고 있어 같은 게이트를 통과시킬때는 한 개의 회로를 통
하여 충분히 실험할 수 있다는 것도 배울 수 있는 실험이었다. 1.실험 목적
2.실험 결과 및 분석
3.고찰
|
|
|
회로라 한다.
그림 3.1, 그림 3.2 와이어 AND회로
그림 3.2를 논리식으로 표현하면 Y = Y1 Y2 Y3 = AB CD EF
위 식에서 마지막 항은 각 변수에 OR을 취한 뒤 반전된 형태이다. 드 모르간의 정리를 이용하면 Y = AB + CD + EF
2. 3-상태 TTL 버퍼/인버터
그림 3.4는
|
|
|
회로를 패리티 검사기하고 한다. 위의 실험은 이러한 것 중에서 패리티 생성기에 대한 것이다.
7.실험 회로 7
그림 7_1
그림 7_2
NAND 로 구성한 EX-OR 게이트와 NOR로 구성한 EX-OR 게이트를 비교하는 실험이다.
쓰여진 소자는 틀리지만 PSpice 결과와
|
|
|
/ 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.17 ~ p.28
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.83 ~ p.90 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
|
|
|
실험결과 두 실험 모두 출력파형은 입력파형과 같았고, 이 것은 흡수법칙이 성립함을 증명하는 결과이다. 시뮬레이션의 결과도 실험결과와 동일했다.
실험회로5
1) 실험과정
2) 실험결과
이번 실험은 정리
A cdot 0 = 0
A Cdot 1 = A
을 확인하는 실
|
|
|
모두 "참"입니다.
< 그림 13-5 NAND 회로 >
▶NOR게이트
NOR회로는 OR회로에 NOT회로를 접속한 OR-NOT회로로서, 논리기호 및 식, 스위치회로, 진리표, DTL회로를 다음 그림13-6에 나타냈습니다.
< 그림 13-6 NOR 회로
실험결과
<실험회로도>
◈NOR
|
|
|
. 하나의 IC가 몇개의 소자를 가지고 있어서 연결을 할때 좀더 주의를 가져야 겠다.
---강사니--- 1.기본논리회로
[ 목적 ]
[기본이론]
1. AND 게이트
2. OR 게이트
3. NOT 게이트
4. NAND 게이트
[ 실 험 ]
[ 결 과 ]
[ 고 찰 ]
|
|
|
OR, AND, XOR, NOT의 논리 연산을 수행하는 장치 : 비트 단위로 연산
다) 연산 장치 제어 신호 S2, S1, S0, Cin에서 S2가 1일 때 논리 연산 처리가 된다.
s1
s0
논리연산
출 력
0
0
OR 연산
0
1
XOR 연산
1
0
AND 연산
1
1
NOT 연산
■ 실험의 이론적 결과
(1) 예비보고
|
|
|
회로
OR회로 기호
② AND 게이트
스위칭 회로
트랜지스터 회로
AND회로 기호
③ NOT 게이트
스위칭 회로
트랜지스터 회로
NOT회로 기호
④ XOR 게이트
스위칭 회로
트랜지스터 회로
XOR회로 기호
⑤ 그 밖의 논리회로
|
|
|
간소화
consensus의 정리
정규형
진리표로부터 부울 대수식을 유도하는 Sum-of-Products 방법
진리표로부터 카르노 맵(Karnaugh map) 구하기
Pairs, Quads, and Octets
Overlapping Groups
Rolling the Map
Logic Circuit
Finding the NOR-NOR Circuit
Datasheet
|
|
메뉴펼치기
