|
2조에게, 2조는 3조에게.... 마지막 조는 다시 1조에게 보내보자.)
2. 위의 코드화된 편지를 해독하여 발표해 보자. Ⅰ. 단원의 개관
1.‘디지털 논리회로’교과의 성격
2.‘디지털 논리회로’교과의 목표
Ⅱ. 학급
|
|
|
신호등 설계를 할 수 있다는 것을 알 수 있었습니다.
(설계에 있어서는 하나의 신호등만 표현했으므로, 빨간 신호는 1clock만 표현 하였습니다.)
◇ 기타
카운터를 이용한 신호등을 확장 해보았을 때, clock조절 및 추가적인 회로를 통해 4거리의
|
|
|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
|
회로, 또는 등가의 NOR-NOR 회로를 그림으로써 논리회로(logic circuit)를 구할 수 있다.
식에서, 각 괄호 안의 +항은 3 input OR 게이트를 나타내고, 각 괄호들 간의 product는 3 input AND 게이트를 의미한다. 그러므로 Fig. 2-27과 같은 OR-AND 논리회로를 그릴
|
|
|
실험8
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
|
|
|
12장 예비 보고서
12.1 레지스터의 종류
12.2 실험
실험 12-1 시프트 레지스터 회로
1. 실험 목적
2. 소요 계측기 및 부품
3. 실험 과정
실험 12-2 4 비트 양방향 시프트레지스터(PIPO)
1. 실험 목적
2. 소요 계측기 및 부품
3. 실험 과정
|
|
|
회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를 더하고 빼면서, 동시에 10진수로 바꾸어 결과를 확인
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은 외부출력 bank의 pin과 LED 및 segment가 동일임으로 그대로 사용한다. 단 OSC의 입력단자를 bank에 꽂아서 사용한다. 우선 위 회로를 구성하고,
|
|
|
74125 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 3상태 버퍼(tri-state buffer) 회로를 구성한다. 74125의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 1번 핀은 인에이블(enable) 단자다. 2번 핀에 입력신호를 넣고 3번 핀에
|
|
메뉴펼치기
