|
게이트나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
논리 회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.
2. 설계실습 계획서
10-3-1 3.1.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성하여라
≪ 표 ≫
(B) Karnaugh 맵을 이용하여 간소화 된 Sum of prod
|
|
|
2.
본론
[문1] NAND 게이트 예를 들어 자세히 설명하세요
[문2] NAND 게이트를 사용하는 이유를 설명하세요
[문3] NAND와 NOR 게이트로 회로를 구성하는 경우가 많습니다. 이유와 무엇 때문에 이렇게 구성하는지에 대해서 논하세요
3.
결론
|
|
|
게이트를 조합하여 스위치의 입력 신호에 따라 두 수를 더해주거나 빼주었다. 또한 4비트 크기 비교기를 이용하여 입력된 두 수의 크기가 어떠한지를 판별하여 출력해주었다. 실험에서는 A<B 상태일 때만 신호를 출력하였다. 2진 4비트 크기
|
|
|
논리식을 구하고, 이에 상응하는 논리적의 논리화 형태 (AND-OR)로 74LS08, 74LS32를 사용하여 그 논리회로를 구성한 뒤 표에 4변수 입력을 가한 때의 출력을 측정하여 해당란에 기입한다.
5. 참고문헌
Fundamentals of Digital Logic with Verilog Design (S.Brown, Z.V
|
|
|
나는, 여러 가지 추론을 해서 7411를 새로운 IC로도 교체해보고 그것도 안되자 다른 IC도 교체해봤다. 하지만, 결과는 아직도 이상하게 나오고...
나중에 알게된 것이지만, 칠판에 써있던 회로도를 보고 따라했던 우리는, 수업 중간에 교수님이 74
|
|
|
수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-Bit Binary Full Adder with Fast Carry
Dual Carry-Save Full Adder
4-Bit Full Adder with Fast Carry
4-Bit Adder/Subtractor with Clear
그림 8. 가산기 기능을 갖는 TTL
|
|
|
게이트 지연
{C}_{load}
= 유니트의 실제 부하(pF 혹은 정규화된 게이트들의 개수로 표현됨)
{T}_{load}
= 유니트에서 부하당 지연(
{ ns } over {pF }
혹은
{ ns } over {정규화된 게이트 개수로 표현됨 }
)
이와 같은 타이밍 정보를 갖는 논리 시뮬레이터들
|
|
|
디지털논리 회로 실습 레포트
1) 4비트 전가산기를 이용하여 8비트 전가산기를 설계하시오. 8비트 전가산기를 이용하여
입력데이터 11010001과 00001100을 가산한 결과를 기술 하시오.
2) 다음 식의 논리 회로를 그리고 파형을 구하시오. 부울 대수
|
|
|
gate를 사용하여 그림 3-2에 그려라.
※ 이 과정에서 부울대수식을 보면 S의경우는 큰 문제가 없다. 하지만 의 경우 K-map에서 “1”을 어떻게 묶는지에 따라 식이 완전히 달라짐으로 주의해야한다.
그림 3-2에 작성한 회로 그림을 gate를 이용해 연
|
|
메뉴펼치기
