|
< 결과보고서 : 실험 9. D/A & A/D Converter(DAC & ADC) >
< 목 적 >
D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.
< 실험 과정 및 결과 >
(1) D/A converter
1) 그림 4의 회로를 구성한다.
<그림 4. D/A converter - Decade BCD>
2) S
|
|
|
클락 펄스가 1일 때 flip-flop은 동작을 하고 0일 때는 동작을 하지 않는다.
이 차이가 동기식이냐 비동기식이냐 즉, latch와 flip-flop의 차이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
로 설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가
|
|
|
동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법을 실험 과정과 결과를 통해 이해할 수 있었다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
있었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
되었다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
? 우선 4비트 동기식 카운터는 4개의 비트를 이용해 0000부터 1111까지 차례로 올라가거나 내려가거나를 반복하는 동작을 한다. 동기식이므로 클락 펄스를 가해져서 에지 트리거 일 때 상태가 변하도록 하였고 10진수로 표현했을 때 0부터 15까지
|
|
|
가. 동기식 카운터(Synchronous Counter)
1) T 플립플롭을 이용한 동기식 카운터
동기식 카운터는 모든 플립플롭의 클럭 입력에 공통의 클럭 신호가 연결되기 때문에 의 지연 후에 플립플롭의 모든 출력이 동시에 변한다. 따라서 시간 지연이 매우
|
|
메뉴펼치기
