|
내보내는 논리회로로써 선택기라고도 한다. 디멀티플렉서는 멀티플렉서와는 반대로 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력 중 하나로 내보내는 기능을 한다. ◈ 실험 결과 및 검토
◈ 나의 고찰
|
|
|
회로의 실험을 하기 위하여 편리하게 쓰인다. 다음에 브레드 보드의 구조를 나타내고 있다. 일반적인 브레드 보드의 사용은 빨강색 라인을 전원으로, 검은색 라인을 공통 접지로 사용하는 경우가 많다. 1. AND GATE 실험
● 실험 목표
●
|
|
|
실험 3. 2bit 가산기
3-1. 실험결과
전가산기와 반가산기를 이용한 2BIT 병렬 가산기의 회로.
위의 회로도에서 우리는 반가산기와 전가산기를 찾을 수 있다. 처음 입력은 반가산기로 들어가서 그에 대한 SUM 과 CARRY 가 출력으로 나온다. 여기서 나
|
|
|
실험 결과
Bread board에 회로를 결선하고 동작시켜본 결과이다.
① 0 × 0 = 0 연산
x1
x0
y1
y0
0
0
0
0
② -1 × 0 = 0 연산
x1
x0
y1
y0
1
1
0
0
③ -2 × 1 = -2 연산
x1
x0
y1
y0
1
0
0
1
④ -2 × -1 = 2 연산
x1
x0
y1
y0
1
0
1
1
⑤ -1 × 1 = -1 연산
x1
x0
y1
y0
1
1
0
1
⑥ -2 × -2 = 4 연
|
|
|
트랜지스터의 동작 및 기능
-트랜지스터는 기본적으로 전류를 증폭할 수 있는 부품. 디지털 회로에서는 ON 또는 OFF의 신호만 받기 때문에 트랜지스터의 증폭 특성의 차이는 문제가 되지 않는다. 회로 기능은 대부분이 IC로 처리하는 경우가 많
|
|
|
회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Qn+1
비고
0
X
Qn
불변
1
0
Qn
불변
1
1
n
반전
- 타이밍도 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에
|
|
|
실험 1-②] 그림 10.5의 로드가 있는 레지스터 회로를 VHDL로 설계하고 회로를
구성하여 출력을 확인하여 보시오. 클록의 주기를 60ns로 하시오.
우선 VHDL로 설계하면 다음과 같다.
7474 소자를 사용하여 회로를 구성하고 시뮬레이션 해보면 다음과
|
|
|
, Mod-9 카운터, 존슨 카운터 이 3가지의 실험을 진행하면서 각각의 작동방식을 이해할 수 있었다. 이번에 다루는 모든 카운터들은 각 출력이 클록에 의해서 동기화가 된다는 사실을 실험을 통해 알 수 있었다. 회로를 구성하는 과정도 비동기
|
|
|
디지털 멀티미터의 경우는 극성이 바뀌면 액정표시부분에 바뀐 극성으로 표시가 되지만 일반 멀티미터의 경우 극성이 바뀌면 가동 코일이 반대방향으로 움직여 바늘이 휘어지거나 표시부가 파손 될 수 있기 때문이다.
2. 저항기 읽는 방법&nbs
|
|
|
논리회로와 혼용이 어렵다.
2) 유니폴라형(MOS형) IC(저속, 고임피던스, 저전력, 고집적)
㉠PMOS(P channel MOS) - 고집적이다.
㉡NMOS(N channel MOS) - 고속이다.
㉢CMOS(Complementary MOS) - 저전력, 잡음여유 크다.
3. 기능에 따른 분류
①디지털 IC
②로직 IC(논리
|
|
메뉴펼치기
