|
들었다. K-map에서 1을 묶기 용이해 SOP(Sum of Product) 방식을 택했다.
1) a, d, e = x0y0 + x1x0’y1y0’
2) b = 0
3) c = x1x0y0 + x0y1y0’
4) f = x0y0 + x1x0y0 + x0y1y0’
5) g = x0y0 + x1’x0’ + y1’y0’
6) h = x1’x0’ + y1’y0’ + x1’y1’ + x1y1
6. 회로 설계
Cost 수는 19(Gate의
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2019.07.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-segment truth table
4.k-map(seven-segment )
* 출력회로도
* waveform
*검토.
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2010.01.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
downto 0);
end if;
end if;
end process;
end Behavioral;
(2)Booth 곱셈기
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_signed.ALL;
entity booth_multiplier is
--승수, 피승수 및 출력의 길이 저장
generic (m_plicand_width : integer :=8;
m_plier_width : integer :=8;
output_width : integer
|
- 페이지 19페이지
- 가격 1,500원
- 등록일 2014.06.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
2bit * 2bit 곱셈기 설계과정 및 결과
ppt형식으로 제작
페이지수 15페이지
orcad를 이용한 회로설계 및 결과도출 1.전반적인 회로구상
2.truth table
3.k-map을 이용한 축소
4.orcad를 이용한 회로설계
5.결과그래프 및 수치
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2008.12.26
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.08
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|