|
다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립플롭을
|
|
|
만들 수 있고, SRAM이나 하드웨어 레지스터 등을 구성하는데 사용된다. 또한 비동기식 RS 플립플롭 비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기 등등 여러 가지로 응용하여 사용할 수 있다. 없음
|
|
|
플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지 종류가 있다. 비동기식 RS 플립플롭비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기
[참고 문헌]
- 디지털 논리 회로 분석과 설계
- 디지털
|
|
|
Background
◈ 카운터(counter)
(1) 비동기형 카운터
(2) 동기형 카운터
◈ 동기식 순차회로와 비동기식 순차회로
◈ 동기식 modulo-N 카운터
◈ BCD 카운터
5. Simulation
6. Experimental Results
7. analysis
8. Conclusion
9. References
|
|
|
6에서 리셋을 하여 27진 카운터가 되었다.
10.Datasheet
<첨부6>
<첨부7>
<첨부8>
<첨부2>
<첨부3>
<첨부4>
<첨부5> 1. 명제
2. 목적
3. 설계 순서
4. 관련이론
5. 소자선택
6. 회로도
7. Simulation
8. 회로설계
9. 결과
|
|
|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
|
|
플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고
|
|
|
카운터는 1011에서 0000까지(11~0) 의 12 상태를 계수하고 반복된다.
CLR
0
0
0
1
0
1
2
1
0
CLK
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
4) 실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해
|
|
|
플롭에 들어가는 클럭을 동기화시킨 카운터를 말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로 설계 기법을 사용하여 체계적으로 설계할 수 있다. 동기카운터란
동기카운터종류
-2비트 2진
-
|
|
|
회로가 있는데, 회로도는 다음과 같다.
[그림 7] 쌍안정 멀티 바이브레이터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 319-361page
최신 전자 공학, 이수원 외 공저 (학문당) 401-403page
2진 카운터와 2진수
1. 목적
1) 2진 계수기 (Binary Counter)의
|
|
메뉴펼치기
