|
이용하여 4*1 MUX를 설계하고 진리표를 작성한다.
4. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트
|
|
|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
|
이용하여 만들 수 있다.
결론
하드웨어 기술언어(HDL) 중 하나인 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERIL
|
|
|
디지털회로 및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행 1. Title
2. Name
3. Abstract
4. Background
(1) 반가산기(half adder)
(2) 전가산기(full adder)
5. Simulation
실험1 - Half Adder
실험2 - Full Adder
|
|
|
회로가 되었다.
이 설계를 끝내고 나니 논리회로에 대해 호감도가 굉장히 올라갔다. 무엇보다 IC 칩을 이용하여 4비트 Full Adder를 이용하여 가산이 된다는 점과 그 가산 합을 이용하여 BCD 코드로 또다시 나타내어 보기에도 쉽게 결과 값을 알 수
|
|
 |
회로도
1. Robot System 회로도
2. Receiver System 회로도
3. AVR ISP Programmer 회로도
Ⅳ. 실험
1.Robot부분 TEST---------------------------
1) Robot_Main부분 Test
2) Receive LCD Part TEST
Ⅴ. 결과고찰-------------------------------
Ⅵ. 결론-----------------------------------
|
|
 |
이용하는 사람을 볼 때면 뿌듯함을 느끼곤 하였습니다. 공사장 막노동 아르바이트를 하면서 함께 만들었던 공장, 함께 건축했던 집, 그리고 함께 닦았던 길이 완성되어서 그것들이 주위 사람들의 터전이 되기도 하고 발판이 되기도 하는 것을
|
|
 |
설계를 진행할 때 Read의 오차를 해결하지 못했었는데, 앞선 방법을 사용하며 Sense Amplifier를 추가하는 등 회로를 점진적으로 수정한 결과 원하는 파형을 얻을 수 있었습니다.
네 번째로 컴퓨터구조 프로젝트에서 Verilog를 이용해 16bit CPU와 SRAM
|
|
메뉴펼치기
