|
sequence_in==1)
next_state = OfO;
else
next_state = ZfO;
end
default: next_state = ZfZ;
endcase
end
always @(*) // Moore FSM의 output을 결정하기 위한 논리로 output은 current state에 의존한다.
begin
case(current_state)
ZfZ: detector_out = 0;
OfZ: detector_out = 0;
ZfO: detector_out = 1;
OfO: detecto
|
|
|
과제는 4 to 1 MUX를 설계하는 것인데, 100ns에서 5ns마다 s값이 00,01,10,11순서로 바뀌게 되며 이는 always구문에
의해서 위와 같이 된다. 위의 출력되는 과정을 간단하게 100ns에서 180ns까지의 변화를 통해서 설명하면 100ns에서 120ns
의 경우에는 입력되
|
|
|
:0] min_a;
reg [5:0] min_b;
reg [4:0] min_a;
initial
begin
min_a = 0;
min_b = 0;
end
always @(posedge c1k_c or posedge reset)
begin
if(reset)
begin
min_b<=4'd0;
min_a<=3'd0;
end
else if (c1k_c)
begin
if(comma_a==4'd9 & sec_b==4'd9 & sec_a==3'd5)
begin
if(min_b==4'd9)
begin
min_b<=4'd0;
|
|
|
, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing bench 구현(타이밍밴치)
- 각 코드별 주석 설명되어있습니다.
4.타이밍도
- CLK(클럭)값에 의해 값이 바뀌고 타이밍밴치에의해 값이 설정되어 변하는값 확인가능
|
|
|
부울함수의 정규형(최소항의 합형태)을 구하시오.
(2) 진리표에 해당하는 카르노 도표를 그리시오.
(3) 3.(2)번에서 작성한 카르노 도표를 이용하여 간소화된 부울함수를 구하시오.
(4) 3.(3)에서 간소화된 함수로 논리회로도를 작성하시오.
|
|
 |
과제 논문주제 68
? 계명대 전자공학과 대학원 입시지원 영문자기소개서 75
? 전자공학과 영어능력을 검증하는 기출면접문제 77
? 면접시험에 자주 출제된 최빈도 출제 기초과학이론 기출문제 84
? 전자공학 학술적 이론과 컴퓨터공학의 복
|
|
 |
과제 논문주제 66
? 계명대 전기공학과 대학원 입시지원 영문자기소개서 72
? 전기공학과 영어능력을 검증하는 기출면접문제 74
? 면접시험에 자주 출제된 최빈도 출제 기초과학이론 기출문제 81
? 전기공학 학술적 이론과 컴퓨터공학의 복
|
|
 |
논리설계, 디지털 회로를 아우르는 전공 역량과 더불어, 연구과제를 통해 실제 산업현장과 같은 조건에서 설계를 수행해본 경험이 있기 때문입니다. 특히 실무 중심의 사고방식과 치밀한 논리성은 두산의 고품질 설계문화에 잘 어울릴 수 있
|
|
 |
논리적이고 체계적으로 분석하고 해결하는 데 능숙합니다. 이러한 능력은 대학 시절부터 다양한 프로젝트와 인턴십을 통해 검증되었습니다. 특히, 반도체 설계 및 공정 최적화와 관련된 프로젝트에서 저는 기술적 도전과제를 극복하고 혁신
|
|
메뉴펼치기
