|
3P
3. 필요부품 및 기기 ……………………… 3P
4. 실험순서 ……………………………… 3~4P
5. Shift, Counter register란? ……, 5~7P
6. 실험과정 ………………………………… 5P
7. 소감 및 고찰 ……………………… 6~7P
|
|
|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
|
까지의 파형 (CRO의 수직입력)을 보고, 그림 10-5에 그려 넣으시오.
Clock
Q1
Q2
Q3
Q4
Q5
그림 10-5 실험 2(d)에 대한 순환형 시프트 레지스터의 파형.
3. 쿼너리(Quanary) 링카운터(43210): 그림 10-4
펄스 발생기가 단일펄스를 발생되도록 세팅하시오.
시프트
|
|
|
Register
2.2.1 source
2.2.2 출력파형
D-Flip-Flop 네 개를 이용하여 구성하였다.
출력값 ouput 은 clock에 이벤트 발생시 오른쪽으로 한bit씩 이동한다.
2.3 counter
2.3.1 source
T-Flip-Flop 네 개를 이용하여 구성하였다.
2.3.2 출력파형 2. 실험내용 및 결과
2.
|
|
|
레지스터
CLK
Q3
Q2
Q1
Q0
0
0
0
0
0
1
1
0
0
0
2
1
1
0
0
3
1
1
1
0
4
0
1
1
1
5
0
0
1
1
6
0
0
0
1
7
0
0
0
0
다) 종합검토 및 논의
(실습을 통하여 얻은 경험 또는 느낀 점, 검토 및 논의가 필요한 사항 등을 논의)
→ 비동기식 증가형 카운터 회로에서 맨 하위비트(LSB : L
|
|
 |
카운터
On-Chip 아날로스 비교기
내부 오실레이터로 동작하는 워치독 타이머 (Watchdog Timer)
마스터/슬레이브 SPI 직렬 통신
별도의 발진기로 동작이 가능한 RealTimeCounter(RTC)
내부 오실레이터로 동작하는 Watchdog 타이머
-특수한 마이
|
|
|
Register에 저장되어 있는
Command에 의해 정해진다. 여기에서 내부의 Data Bus를 결정하고 화소를
panel에 어떻게 나타내는가를 결정하게 된다.
X-Y address가 결정되면 User에 의한 각각의 Command가 결정이 되면 내부 Ins-
truction Set에 의해 각각의 Address값
|
|
메뉴펼치기
