|
산기 회로
⓶ 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
⓷ 7486 IC, 7432 IC, 7408 IC을 사용해서 구현한 전가산기 회로
⓸ 7486 IC, 7432 IC, 7408 IC, 7404 IC을 사용해서 구현한 전감산기 회로
⓹ 7483 IC을 사용하여 사용한 가산
|
|
|
실험제목: 전가산기,감산기 결과보고서
(결과보고서)
1. 예비조사 및 실험 내용의 이해
1.1 감산기란?
반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기,
전감산기는 뺄셈을 수행하는 회로를 말한다. 반감산기 회로에서는
|
|
|
반감산기
정의
반감산기(HS : half subtracter)는 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(difference:D)와 자리 빌림수(borrow:Bo)를 출력하는 논리연산회로이다.
(A는 피 감수이고 B는 감수이다.) 반감산기
전감산기
|
|
|
산기
(1) 7486, 7400 을 이용하여 반감산기를 구성하라.
- XOR gate(7486), NAND gate(7400), NOT gate(7404)로 반감산기를 구성할 수 있다.
회로는 다음과 같이 구성하였다.
- OR gate는 NAND gate와 NOT gate의 조합을 표현할 수 있다.
드 모르간의 법칙에 의하여 가 되
|
|
|
반감산기를 구성하라.
◎ 반감산기
《예비보고서에서 구성한 반감산기》
반감산기(HS : half subtracter)는 한 자리인 2진수를 뺄셈하여 차(difference)와 빌림 수(borrow)를 구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한
|
|
메뉴펼치기
