|
transparent RS
Edge-triggered RS 플립플롭
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털공학, 신화전산기획, 장은영
3. Didital Logic Application And Design, Yarbrough 관련이론
○ 래치(Latch)
○ 플립플롭(Flip Flop) 래치와 플립플롭 차이
|
|
|
회로를 설계하기 위해 이와 같은 computer로 돌려보는 가상 simulation 프로그램의 활용은 필수적이다.
7.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://210.99.156.1/home/shkim/chart1-1-2a.htm 1. 제목
2. 개요
3. 이
|
|
|
main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap07/flash/dff.htm 1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
3. 이론
4. 설계과정
5. 결과 및 분석
6. 토의사항
|
|
|
부득이 위의 방식으로 하였다.
State diagram과 table을 파악해 가며 그림을 그리는 것은 다른 단원보다 훨씬 흥미로워 더 재미있게 숙제를 할 수 있었던 것 같다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
|
|
|
목적
CS 증폭기와 Cascode 증폭기를 설계하고 이를 측정하여 동작 특성, 이득 및 위상 관계에 관해 알아바고, 두 증폭기의 차이점에 대하여 비교한다.
실습준비물
FET : IRF540 2개
저항
커패시터
오실로스코프 (Oscilloscope) : 1개
브레드보드 (Bread
|
|
|
설계실습 5. 신호 발생기
(1) 계획서의 (1)에서 설계한 대로, 그림 1에 주어진 Wien bridge 발진기를 제작하시오. 이 때OP-Amp는 ±15 V 전압을 공급하시오.
- R1=9.945kΩ, R2=20.1kΩ 으로 제작하였습니다.
(2) 입력파형과 출력파형이 Oscilloscope에 동시에
|
|
|
1. 목적 : 전압제어 발진기 (VCO : Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.
2. 실험 준비물
- DMM
- Power Supply
- Oscilloscope
- Function generator
탄소저항 :
100Ω, 5%, 1/2 W 3개
5 kΩ, 5%, 1/2 W 1개
10 kΩ,
|
|
|
회로이며, 오른쪽은 Bypass Capacitor가 있을 때의 파형입니다. 시뮬레이션 값과는 많은 차이를 보이긴 하나, 주어진 저항들이 정확하지 않은 점과 확률적으로 MOSFET이 고장을 일으킬 수도 있는 상황이기 때문에 이정도 값에서 만족해야 했습니다.&
|
|
|
회로로 제작된다. 또한 펄스발생 등등 다른 여러 가지 분야에서도 응용이 가능하다.
3 설계 목적
실제 SAD bit는 4bit 보다 더 크겠지만 원리를 이해한다면 가능하다고 생각하여, 우선 4bit 비교기를 설계하기로 한다. 설계 목적 및 개요
원
|
|
메뉴펼치기
