|
논리식 유도
(a)JK - flip flop 특성 방정식을 이용한 7진 UP/DOWN COUNTER의 논리식 유도
< C* >
JC = X\'AB + XA\'B\' KC = AB + X\'B + XA\'B\'
< B* >
JB = X\'A + XA\' KB = C + X\'A + XA\'
< A* >
JA = X\'C\' + CB\' + XB KA = 1
(b)JK - flip flop 여기표를 이용한 7진 UP/DOWN COUN
|
|
|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
0
1
1
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
1
0
1
1
1
0
1
1
1
0
1
1
0
1
0
1
위의 진리표를 POS 형태로 간략화한 후 OR-AND 회로망을 얻고, 이를 NOR-NOR 회로망으로 변환한 뒤 실혀하여라. 또한, NOR-NOR 회로망이 NAND-NAND회로망과 같은 출력을 얻을 수 있음을 보이고, 사용된
|
|
|
+ = Vin positive going input change = 2.9 V
*음방향 입력 변화
VT- = Vin negative going input change = 2.1 V
히스테리시스는 두 임계값의 차이로 약 0.8V를 가진다.
(a)입출력 전달 특성 (b)논리기호
(a) 잡음이 있고 천천히 변하는 입력
(b) 정상적인 인버터에 의해 만
|
|
|
회로를 접할 때마다 항상 등장하는 것이 바로 래치와 플립플롭이다. 래치와 플립플롭이란 두 개의 안정 상태를 갖는 일종의 기억회로를 뜻한다. 이 때 말하는 안정상태란 회로의 외부로부터 입력을 가하지 않는 한 본래의 값을 유지할 수 있
|
|
|
, 통신, 고속 카운터, PID제어, 아날로그 입력, 아날로그 출력 위치 결정 유니트 등이 있다. I.서 론
1.PLC란?
2.PLC의 등장배경
3.PCL의 특징
4.PLC사용시 장점
II.본 론
1.실험장치및 프로그램
2.실험방법(예:AND회로)
III.참고사이트 및 문헌
|
|
|
3비트와 2비트의 곱을 NAND GATE와 NOT GATE만을 이용해 7-SEGMENT에 표현 1. 설계 목적
2. 회로도
3 . 제작사진
4. 문제점 및 해결방법
5. 비용,역할 분담 및 제작 일정
|
|
|
설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가 들
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
클락 펄스가 1일 때 flip-flop은 동작을 하고 0일 때는 동작을 하지 않는다.
이 차이가 동기식이냐 비동기식이냐 즉, latch와 flip-flop의 차이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
메뉴펼치기
