|
설계실습 5. 신호 발생기
(1) 계획서의 (1)에서 설계한 대로, 그림 1에 주어진 Wien bridge 발진기를 제작하시오. 이 때OP-Amp는 ±15 V 전압을 공급하시오.
- R1=9.945kΩ, R2=20.1kΩ 으로 제작하였습니다.
(2) 입력파형과 출력파형이 Oscilloscope에 동시에
|
|
|
1. 목적 : 전압제어 발진기 (VCO : Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.
2. 실험 준비물
- DMM
- Power Supply
- Oscilloscope
- Function generator
탄소저항 :
100Ω, 5%, 1/2 W 3개
5 kΩ, 5%, 1/2 W 1개
10 kΩ,
|
|
|
회로이며, 오른쪽은 Bypass Capacitor가 있을 때의 파형입니다. 시뮬레이션 값과는 많은 차이를 보이긴 하나, 주어진 저항들이 정확하지 않은 점과 확률적으로 MOSFET이 고장을 일으킬 수도 있는 상황이기 때문에 이정도 값에서 만족해야 했습니다.&
|
|
|
회로로 제작된다. 또한 펄스발생 등등 다른 여러 가지 분야에서도 응용이 가능하다.
3 설계 목적
실제 SAD bit는 4bit 보다 더 크겠지만 원리를 이해한다면 가능하다고 생각하여, 우선 4bit 비교기를 설계하기로 한다. 설계 목적 및 개요
원
|
|
|
논리이다.
이는 NOR 게이트를 다음 그림과 같이 연결한 것과 등가의 논리이다.
(∵input이 2개인 NOR 게이트는 OR 게이트와 반대의 값을 출력하고
input이 1개인 NOR 게이트는 인버터의 역활을 하므로)
A
C
3. 규칙 12를 증명할 수 있는 2개의 등가 회로
|
|
|
M2, M3, M4)을 ‘작동요구사항’에 주어진 규칙에 따르는 4개의 스위치(S1, S2, S3, S4)로 제어하는 논리를 설계하고 회로를 구성하여 바르게 작동하는지 테스트해보았다. 처음에 우리는 회로를 최대한 단순화 하지 않고 그대로 구성하여 회로가 복
|
|
|
* 로지컬 씽킹(논리적 사고) 회로
사물을 논리적으로 생각하는 회로.
새로운 문제, 유사 사례가 없는 문제에 직면했을 때 틀에 짜여진 문제의 답을 암기만 하고 있는 지식은 아무런 도움이 되지 않는다. |1부 | 자신을 강하게 만드는 문제
|
|
|
특성 곡선을 바탕으로 DNL, INL, 오프셋, 이득 오차 등을 구하시오.
아날로그 입력
이진 코드
0
000
1.5
001
3
010
4.5
011
6
100
분석 : 아날로그 입력의 크기에 따라서 디지털신호로 디코딩 되는 회로를 통과하여 다음과 같은 신호를 얻었다. 이것을 그래
|
|
|
실험목적
- 직렬 및 병렬로 구성된 다이오드 회로의 해석 능력을 개발한다.
이론개요
- 문턱전압이란?
- 전압강하란?
- 다이오드의 직렬구성
- AND게이트
- 정논리란?
- 브릿지 회로란?
* 문턱전압 이란?
P형 반도체는 +, 즉 정공이 많은 반
|
|
|
논리식 간소화가 현실적으로 어렵기 때문에 지금까지의 조합회로 설계방법과는 다른 어떤 직관적인 회로설계 방법을 찾아보자.
앞에서 설계했던 그림 4의 4비트 이진병렬가산기는 4비트로 구성된 이진수 2개를 입력으로 받아 덧셈을 수행하
|
|
메뉴펼치기
