|
실리콘웨이퍼를 4월 15일 실험과 4월 29일 실험을 거쳐서 다음과 같은 결과를 얻었다.
위사진은 산화층 두께에 따라서 그리고 Develop시간에 따라서 나타낸 것이다. 우선 산화층 두께에 따라서 색깔이 다르게 나타 나는걸 관찰 할 수 있다. 위에서
|
- 페이지 11페이지
- 가격 2,500원
- 등록일 2015.05.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
위공정 & 개선기술
2.1 TFT 단위공정 소개
2.1.1 박막증착 공정
2.1.2 식각 공정
2.1.3 포토리소그래피 공정
2.1.4 이온주입 공정
2.2 TFT 단위공정 개선기술 소개
2.2.1 박막증착 공정
- 원자층증착법
- 플라즈마 강화 원자층증착법
|
- 페이지 15페이지
- 가격 2,900원
- 등록일 2010.03.08
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
위한 번인(burn-in) - 소자를 노화시켜 정상적인 동작을 하는지 검사
불량 IC칩을 가려낸 다음 최후공정인 표기와 포장을 함, 소자번호와 날짜가 표시됨 Fabrication process of CMOS
(CMOS 제작공정)
■ CMOS
■ 웨이퍼제작
■ CMOS 집적회로 제
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
수 Molding용 수지)으로 봉인하는 공정을 패키징 이라고 하며 일반적으로 Molding 이라고 부른다.
이렇게 함으로써 하나의 소자 특성을 갖는 칩이 완성되게 되게 된다.
**
주요 반도체 관련 회사 : wafer 제조/chip 제조(fabrication)/조립(assembly)/
fab + asse
|
- 페이지 22페이지
- 가격 3,000원
- 등록일 2012.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
절단
3. Wafer 표면 연마
4. 회로 설계
5. Mask 제작
6. 산화공정
7. 감광액 도포
8. 노광공정
9. 현상공정
10. 식각공정
11. 이온주입공정
12. 화학기상 증착
13. 금속배선
14. Wafer 자동선별
15. Wafer 절단
16. 칩 집착
17. 금속연결
18. 성 형
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2015.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|