|
플립플롭을 이용한 동기식 감산 16진 카운터를 설계하고 각 지점의 파형을 도시하라.
(6) 리플캐리 감산 16진 카운터를 설계하라.
(7) <그림 19.13> 회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고 기본 ring 계수기에 비해 어떤 장
|
|
|
2개가 입력되면 1개의 펄스가 출력(2분주)되므로 2진 계수 등의 카운터 회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Qn+1
비고
0
X
Qn
불변
1
0
Qn
불변
1
1
n
반전
- 타이밍도 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1
|
|
|
, T에 low-to-high 전이가 일어날 때마다 회로가 다시 트리거(Retrigger)된다.
74123의 Q 출력 펄스폭은 외부 연결저항 R과 캐퍼시턴스 C에 따라
t = 0.33 RC로 주어진다. ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
|
|
|
2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
4. 참고문헌
디지털 실험, 이재곤 저, 신화전산기획 발행. 1. 목적
2. 준비
|
|
|
조교님과 공동실험자에게 감사드린다. 그리고 일상생활을 함에 있어서도 우리가 배운 예를 이해하고 다시금 생각해 보는 실험이 아니었나 싶다. 1. 실습목적
2. 실습 기자재, 부품 및 자료
3. 실습방법 및 순서
4. 실습결과보고서
|
|
|
주파수가 높다. 동기식 카운터는 그림 8-1과 같이 인에이블(EN) 입력을 갖는 T 플립플롭으로 구성할 수 있다. 이 플립플롭의 출력은 EN이 유효할 때만 T의 상승에지에서 반전된다. 1. 목적
2. 이론
3. 예비보고
4. 실험 기기 및 부품
5. 실험
|
|
|
플립플롭은 단순한 회로 요소일지라도, 그 활용 방식에 따라 매우 다양한 연구 주제를 제공할 것이다. 앞으로의 연구와 실습을 통해 더욱 넓은 시각으로 디지털 회로의 미래를 바라볼 수 있으리라 기대한다. 1. 실습의 목표
2. 필요한 재료
|
|
|
실험
- 논리 회로 1) Ring Counter의 정의
(1) Ring Counter
(2) Ring Counter의 종류
① 시동 펄스가 필요한 4단 링카운터
② 시동 펄스가 필요없는 4단 링카운터
2) NAND Gate로의 실제 회로 구성
(1) 사용 부품 및 기기
(2) 과정
(3) 보안
3) D플립플롭
|
|
|
배우게 되었습니다. 실험을 하는데 특이사항은 없었으며 다만 IC소자가 고장이 잦아 실험을 하는데 조금 지연 된 것이 많았습니다. 이상으로 실험을 무사히 마쳤습니다. 1. 실험날짜
2. 공동실험자
3. 실험 결과 및 분석
4. 결론
|
|
|
교훈이 큰 자산이 될 것이다. 이러한 경험이 앞으로의 전자전기 분야의 학습과 연구에 도움이 되기를 기대한다. 1. 실험 결과
1) 실습 내용 요약
2) 응용 과제 분석
2. 논의
1) 실습 내용 검토
2) 응용 과제에 대한 고찰
3. 최종 결론
|
|
메뉴펼치기
