|
플립플롭 실험에서는 Vcc값 고정 J,K값을 번갈아 가면서 변화 시킨 결과 출력 전압 Q값의 H/L을 구분 할 수 있는 접압을 1.2[v]로 확인했다. 따라서 JK플립플롭의 출력값에 영향을 미치는 요소로는 Vcc값이고, JK플립플롭에는 J,K값이 영향을 미치는
|
|
|
실험한 4진 Up/Down 카운터라 하면은 입력되는 클럭수를 세어 0에
서 3까지 혹은 Down동작을 수행하는 회로를 말한다. 즉 하나의 입력신호에
의해서 플립플롭의 출력이 동시에 발생한다..
- 1개의 플립플롭은 Divide-by-2 (÷2) 카운터를 구성하는데
|
|
|
플립플롭에서 race-around 문제를 설명하라.
4. 사용기기 및 부품
7400 Quad 2-input NAND, 7402 Quad 2-input NOR, 7410 Triple 3-input NAND
5. 실험 내용
A. SR latch
(1) <그림 8>의 회로를 구성하라.
(2) 입력 S와 R의 조합을 통해 진리표를 완성한다. 표의 상태 행에서
|
|
|
실험상으로는 클럭신호를 사람의 손으로 하므로 정확한 데이터를 얻기 어려울 수을 것이다.
Pspice 시뮬레이션 결과
level sensitive transparent RS
Edge-triggered RS 플립플롭
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털공학, 신화전산기
|
|
|
실험이후로 D플립플롭에관한실험을 진행하였다.
솔직히 D플립플롭에대한 내용은 상당히 어려웠고 이해를 하기가 힘들었다. 참고서적을 통해 다음과같은 내용을 알수있었고
※D플립플롭은 D입력이 HIGH이면 클럭펄스 상승에지에 SET이 되며, D
|
|
|
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적
2. 실험 준비물
3. 설계실습 계획서
* 래치와 플립플롭 이론
|
|
|
. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것이다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
- http://blog.naver.com/park8806?Redirect=Log&logNo=40037023409 실험관련 이론
1)래치
2)플립플롭
※플랩플롭 개요
래치와 플립플롭의 종류
1)비동기식(S-R)래치
2)동기식 S-R 래치와 S-R 풀리풀롭
3) D래치와 D플립플롭
4) J-K플립플롭
5) T 풀리풀롭
|
|
메뉴펼치기
