|
timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 1. 실험 목적
2. 사용기기 및 부품
3. 실험 결과
4. 연습 문제
|
|
|
2번은 Common Select Input
- 1번, 15번은 Enable(Active Low) Input
- 6번, 5번, 4번, 3번, 10번, 11번, 12번, 13번은 Input
- 7번, 9번은 Output
- 8번은 그라운드, 16번은 VCC
- VCC로 4.75V(대략 5V)정도 인가되는 것이 권장된다.
4. PSpice 시뮬레이션 회로도 및 결과
실험 1) Enco
|
|
|
2 하강 카운터는 1011에서 0000까지(11~0) 의 12 상태를 계수하고 반복된다.
CLR
0
0
0
1
0
1
2
1
0
CLK
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
4) 실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들
|
|
|
2 board 동작사진
B.Discussion
오늘 실험들은 모두 순차회로이기 때문에 대부분 진리표가 순서에 영향을 받는다. 즉, 바로 앞의 입력 값이 어떤지에 따라 달라질 수 있는 것이다. 세 번째 실험에서는 그 경우가 두드러졌다. JK플립플롭은 SR래치회로
|
|
|
2개의 래치를 배치하여 플립플롭을 만드는 것이고, 또 다른 방법은 단지 신호 전이에 대해서만 트리거하게 되고, 나머지 펄스 구간에서는 동작이 정지하는 플립플롭을 만드는 것이다.
이번 실험을 통해서 순차회로에 대한 특성을 알 수 있었
|
|
|
플립플롭의 J, K 입력은
이다. 여기서 A, B, C, D는 각각 플립플롭 A(최상위 비트, MSB), B, C, D(최하위 비트, LSB)의 출력을 의미한다.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초,
|
|
|
2) 그림 17-4의 4단 플립플롭을 사용한 존슨 카운터 실험회로를 결선하고 다음 실험에 따라 실험하 여라.
<Cp = 1khz (0~20ms) >
<Cp = 10Mhz (0~2us) >
▷ 시물레이션 과정 : 링 카운터를 하고 난 다음이라 그런지 몰라도 존슨 카운터는 쉽게 시물레
|
|
|
2114에서 데이터를 읽는 과정을 타이밍 다이어그램으로 그려라.
(5) RAM 2114에 데이터를 쓰는 과정을 타이밍 다이어그램으로 그려라. 1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
(1) <그림 21.11>의 회로를 떼어낸 후의 기억시킨 결
|
|
|
실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고서
실험 9
Shift Regi
|
|
|
플립플롭을 0으로 할 수도 있다.
<논리도>
<공통제어회로>
그림에서 X1은 직렬 입력이고 이 값이 AND(1)의 출력으로 나가려면 control은 1.
병렬 데이터가 AND(2)출력 로 나가려면 control은 0이라야 한다.
한편 이 X1출력될 때는 X2가 0이고 X2가
|
|
메뉴펼치기
