|
되는데 이를 방지하기 위해서 저항을 삽입한다. 여기서 중요한 것은 삽입된 저항은 실험에 영향을 미치지 않으므로 무시해도 된다. 테브난, 노턴 정리
최대전력 전달조건
평형 브릿지회로
테브난, 노턴 등가회로
[오차원인]
|
|
|
전자전기공학전공 싸이월드 클럽 부울대수(boolean algebra)의 개념
Basic Laws
OR 연산
AND 연산
2중 보수(Double Inversion)와 드모르강(De Morgan)의 법칙
쌍대성 정리 (Duality Theorem)
Fundamental Products
부울함수의 대수적 간소화
consensus의
|
|
|
De-Morgan 의 정리라 하며, 이 두 식은 NAND 게이트 와 NOR 게이트의 응용 및 논리회로를 간소화시키는데 널리 이용될 수 있다.
2.1 NAND 게이트를 이용한 기본논리회로
[ 실 험 ] 1. 목적
2. 기본이론
- 불승산
- 불가산
- not 기능
3. 실험
|
|
|
실험에 반영한다면, 실험의 질이 향상될 것이다. 이러한 개선점들은 향후 비슷한 실험을 진행할 때 큰 도움이 되며, 실험의 목표를 보다 명확히 하고 성공적인 결과를 도출하는 데 기여할 것이다.
10. 실험 장비 목록
4비트 산술논리회로의 실
|
|
|
실험값으로는 약 0.5V가 나왔다.(오차 : 6%)
6. 느 낀 점
이번실험을 통해서 RC 및 RL 회로의 주파수응답에 대해서 알게 되었다. RC 및 RL 회로에서 임피던스와 리엑턴스를 구함으로써 각각에 흐르는 전류와 전압을 알 수 있었고 저주파필터와 고주
|
|
|
알게 되었다.
이번 실험에서 가변저항기를 실제로 보게 되었는데 그림이나 회로도상에서 보는것과는 많이 달랐다. 정말 책에서만 보고 읽었던 기구에 대한 설명을 실제로 이렇게 실험을 통해서 해보니 확실하게 이해가 되며, 이 사용용도에
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
함을 알 수 있다.
[그림 7-5]의 실험 회로에서 이므로 위와 같은 결론이 나온다. 의 값은 을 통해 구할 수 있다. 이 실험에서 오차가 크게 발생해 각 저항을 직접 측정해 보았더니 다음과 같은 결과가 나왔다.
저항값(K)
1
2
3.3
5.6
측정값(K)
0.989
1.97
|
|
|
및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp…………………………………………………………………2p
<내년 디스플레이 시장 `퀀텀닷·플렉서블·옥사이드` 부상>
|
|
|
|
분석 능력을 키우는 데 큰 도움이 되었다. 이러한 과정은 단순한 측정을 넘어, 전기회로의 각 요소가 어떻게 상호작용하는지를 이해하는 데 기여하였다. 전체적으로 이 실험은 전기회로에 대한 나의 이해도를 높여주었고, 측정 결과의 의미를
|
|
메뉴펼치기
