|
제어기를 설계해보자
임의의 폐루프 극점 s를 다음과 같이지정한다
시스템은 완전 상태 가제어이고, 임의로 극점을 배치할 수 있다.
MATLAB을 이용해 값과 이득행렬 를 계산해보면
Matlab program05
A = [0 1 0 0 ; 0 -0.301 -23.48 0 ; 0 0 0 1 ; 0 0.179 36.19 0];
B =
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2005.12.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
▶ 지상제어기의 설계
를 임의의 전달함수로 설정함.
▶ GM 과 PM를 알아보기위해 margin 명령어를 사용
현재 Gm= Inf dB, 위상여유Pm = 18 deg (at 30.8rad/sec)
위상여유가 50가 되게하기위해 위상이 -130가 되는 주파수에서 크기선도가 0dB이 되도록 한다
위
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2012.02.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계결과 분석
1. 공정의 선택
2. 선정된 공정에 대해 과도응답 및 정상상태 응답 특성을 분석한다.
3. 과도응답 및 정상상태 응답을 개선하기 위한 설계조건을 제시한다.
4. 설계조건을 만족시키기 위한 제어기를 선정하고 제어기
|
- 페이지 9페이지
- 가격 13,860원
- 등록일 2012.11.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
제어기 C(s)를 붙여서 같은 d(t) 입력에 대한 피이드백 시스템의 출력 y(t)가 다음을 만족하도록 제어기를 설계하자: 출력의 진동 크기 값이 0.01이하로 줄어드는데 걸리는 시간이 0.4초 (개루프 경우의 1/5) 이하가 되도록 하자 (초기 크기까지 감소
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2010.01.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
phase_rout(3);
end behave;
MOT2_ROT Test-bench
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity tb_mot2_rot is
end tb_mot2_rot;
architecture tb_behave of tb_mot2_rot is
signal CLK_4M : std_logic:='0';
signal RSTB : std_logic:='0';
sign
|
- 페이지 6페이지
- 가격 2,300원
- 등록일 2012.11.05
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|