|
JK flip-flop
(1) <그림 11>의 회로를 구성하고, 입출력 간의 특성 진리표를 완성한다.
(2) JK = 11 인 경우에 다은 상태 출력 Q+는 가 되지않음을 분석하고, 이 문제를 해결하기위한 주종플립플롭과 에지 트리거 플립플롭의 구조와 동작을 기술한
|
|
|
플립=플롭이 반응하기 때문에 에지트리거라고 부른다.
JK 플립-플롭
적은 시정수를 갖는 RC 회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로 변환시킨다. J와 K는 제어입력으로 클럭의 에지에서 회로의 동작을 결정한다. J와 K가 모두 낮으
|
|
|
범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로도의 측정 결과
- 클럭의 에지 구성
- 0V와 floating의 차이
- 출력에 LED를 연결할 때 출력에 미치는 영향
Ⅳ. 고찰 및 후기
|
|
|
에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지에서 gate들의 천이상태를 timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작
|
|
|
플롭(T Flip-Flop)은 JK플립플롭의 특성표중에서 J와 K의 입력이 모두 논리 1과 논리 0이 되는 두 가지 상태를 나타내는 플립플롭이다.
(a)논리 회로
[그림 6] T 플립플롭
이상에서 살펴본 일반적인 플립플롭외에 특수한 성질을 이용한 모서리 트리거
|
|
|
JK플립플롭에서 같은 입력이 들어가는 경우와 같았다. 먼저 PRE와 CLR 신호 작동을 확인하고 T신호에 따른 작동을 확인한 결과 JK로 11신호가 들어가는 경우, 즉 T가 1인 경우 값이 반전되는 것을 확인할 수 있었다.
7.Analysis
이번 실험은 기본적인
|
|
|
PR은 +VCC에 접속한다.
⇒ 실험 (8)도 실험 (7)과 같은 회로여서 그런지 같은 이유로 같은 오류가 발생한 것으로 보입니다. J와 K의 입력으로 +5V 단자에 연결하는 것을 1을 입력하는 것으로 하고, CLR은 접지 후 +VCC에 접속하는 것은 0을 입력하였다
|
|
|
JK플립플롭 4비트 우 쉬프트 레지스터에 관한 시뮬레이션이다. 교재의 이론 부분에 나와 있는 입력값을 넣어보았다. 입력 X에 1011을 인가하면 그대로 1011이 출력되는 것을 확인 할 수 있었다.
두 번째 결과 그래프는 1010을 인가한 결과이다. 1010
|
|
|
플립 플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다. 또한, 그 쓰임새를 따져보면 래치는 데이터를 잠시 저장했다 그대로 전달할 때 쓰이고, F/F는 D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
메뉴펼치기
