|
플립플롭에서 High가 출력되도록 한다. 3번핀과 플립플롭 사이에는 인버터가 연결되어 있는데, 이 때문에 최종적으로는 출력이 Low가 된다.
이 출력은 다시 전원부로 연결되는데 이 때 C의 전하가 앞에서의 충전 방향과는 반대로 같은 경로로 방
|
|
|
플립플롭을 사용한 존슨 카운터 실험회로를 결선하고 다음 실험에 따라 실험하 여라.
<Cp = 1khz (0~20ms) >
<Cp = 10Mhz (0~2us) >
▷ 시물레이션 과정 : 링 카운터를 하고 난 다음이라 그런지 몰라도 존슨 카운터는 쉽게 시물레이션이 되었다.
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
- http://blog.naver.com/park8806?Redirect=Log&logNo=40037023409 실험관련 이론
1)래치
2)플립플롭
※플랩플롭 개요
래치와 플립플롭의 종류
1)비동기식(S-R)래치
2)동기식 S-R 래치와 S-R 풀리풀롭
3) D래치와 D플립플롭
4) J-K플립플롭
5) T 풀리풀롭
|
|
|
플립플롭의 특성표를 이용하여 여기표를 얻는과정은
현재상태
차기상태
요구 입력
Q(t)
Q(t+1)
J
K
0
0
0
X
0
1
1
X
1
0
X
1
1
1
X
0
<J-K 플립플롭의 여기표>
이 같은 특성을 교과서 P-340쪽을 참고하여 사용하였다.
맥스 2 플러스 툴을 이용하여 실험 결
|
|
|
플립플롭을 사용한 회로.
D플립플롭을 사용한 파형.
D플립플롭 상태도.
D플립플롭을 사용한 상태방정식
현재상태
차기상태
x = 0
x =1
A
B
A
B
A
B
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
1
1
1
1
0
1
1
1
상태표(D 플립플롭을 이용하는 경우)
상태 여기표(D 플립플롭을
|
|
|
ip-Flop>
Rising Edge에서 T값이 1일 때 Q값을 반전시킨다.
이번 과제는, 간단히 그래픽 에디터로 만들 수 있어서 금방 끝났습니다.
동작을 확인하는 과정에서, 책을 보면서 플립플롭들의 동작을 이해하고 숙지할 수 있었습니다.
Clear값과 Preset값은
|
|
|
REPORT
< D플립플롭 >
1. D플립플롭
entity asdasd is
Port ( D : in STD_LOGIC;
clk : in STD_LOGIC;
CLEAR : in STD_LOGIC;
Q : out STD_LOGIC);
end asdasd;
architecture Behavioral of asdasd is
begin
process (clk, D)
begin
if clk'event and clk = '1' then
Q <= D;
end if;
end process;
end Behavioral
|
|
|
플립플롭이란?
출력이 “0” 또는 “1”의 두개의 안정된 상태를 가지는 쌍 안정 멀티 바이브레이터(M/V)라고도 한다.
두 개의 출력은 반드시 보수관계에 있어야 한다.
순서논리회로의 기본이 되며 정보를 기억할 수 있다.
기억장치, 계수기,
|
|
|
앞서 실험한 토글과 일치하는 형태였다.
실험 순서 4. 리플 카운터 :
종속 연결된 플립플롭은 그림 16-4처럼 리플 카운터 회로에서 주파수 분할을 수행하는데 사용된다. 그림 16-4는 74LS76 안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보
|
|
메뉴펼치기
