|
JK Flip-Flop에서는 이러한 상태를 방지할 수 있다. JK Flip-Flop은 J와 K 입력이 모두 1일 때, Q의 상태를 반전시키는 동작을 수행한다. 이렇게 함으로써 JK Flip- I. 실험에 관련된 이론
1. JK Flip-Flop
2. 클락 생성
II. 실험회로 및 시뮬레이션 결과
|
|
|
회로를 설계하라. 단 D 플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라.
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
INPUT
OUTPUT
PRESET
CLEAR
CLK
D
Q
Q\'
0
1
X
X
1
0
1
0
X
|
|
|
회로실험에서는 메모리 회로의 동작과 특성을 관찰하고 이를 바탕으로 다양한 실험 결과를 분석하였다. 실험에서는 주로 SR 플립플롭, JK 플립플롭, D 플립플롭과 같은 기본적인 메모리 소자를 사용하였다. 각 플립플롭의 동작 원리를 이해하
|
|
|
JK flip-flop 결과보고서 A+ 레포트
목차
1. 실험 목적
2. 결과 및 분석
1. 실험 목적
JK 플립플롭의 실험 목적은 디지털 회로 설계와 동작 원리를 이해하고 이를 실험적으로 검증하는 것이다. JK 플립플롭은 기본적인 메모리 소자이자,
|
|
|
회로였습니다. 이 실험의 결과는 클럭 1~4일 때의 결과모습이 계속 반복되는 결과 화면을 얻을 수 있었는데, 실제로 움직이는 실험 화면을 보면 값이 움직이는 것을 더 명확하게 볼 수 있었습니다.
실험 (3)은 JK플립플롭을 이용하여 쉬프트레지
|
|
|
JK플립플롭 2개와 AND게이트가 보이고 아랫줄에 조합논리 회로를 구현하기 위한 NOT, OR, AND 게이트가 보인다.
< On/Off 스위치의 모습 >
후기
저희 조는 기본적인 소자만을 사용하여 한 학기 동안 실험한 수준에서 논리회로를 구현하였고, 쉬워
|
|
|
VHDL 실습(D-FF, JK-FF, Counter) 결과
목차
1. D-FF
2. JK-FF
3. Counter
1. D-FF
D-플립플롭(D-FF)은 디지털 회로에서 중요한 구성 요소로, 데이터 저장과 클록 신호에 따른 동기화를 담당한다. 기본적으로 D-FF는 데이터 입력 신호(D)와 클록 신호(
|
|
|
기본적인 송수신기를 회로로 구현하였습니다. 처음에는 많이 생소하고 힘들었지만 힘든 만큼 얻는 것이 많아 기본적인 컴퓨터 구조에 대해서 많이 알게 되었습니다. 이번실험을 통해 컴퓨터의 기본적인 데이터 송수신 기능에 대해서 알게 되
|
|
|
1. 목적
가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.
2. 이론 디지털 회로는 조합회로와 순차회로로 구분할
|
|
|
RS 래치
나. D 플립플롭
다. JK 플립플롭
라. T 플립플롭
마. 에지-트리거드 플립플롭과 레벨-트리거드 플립플롭
3. 예비보고
가. 이 장의 실험 목적에 대해서 스스로 생각해 보고 기술하라.
나. 에지-트리거드 플립플롭과 레벨-트리거
|
|
메뉴펼치기
