|
플롭 출력을 조합은 그 시점까지 입력된 clock 펄스의 개수를 나타내는 2진수가 된다. 한편 이러한 회로는 주어진 clock 입력의 주파수를 절반씩으로 줄여나가는 분주회로(frequency divider)로 사용 할 수도 있다.
<그림5>
Shift register
플립플롭 하
|
|
|
회로도에서 VF3과 VF5의 출력값에 Nand gate를 지나 CLR의 입력값에
들어간다.
이때 VF3과 VF5의 출력값이 10번째의 펄스에서 값이 각각 ‘1’이 되므로
Nand gate 특성과 D 플립플롭의 CLR의 특성상 D 플립플롭을 0으로
바로 초기화 시켜야하는데, Nand gate
|
|
|
회로를 구성하여 클록신호가 바뀌는 동안만 출력이 변화하도록 되어 있다.
표 8-3은 D플립플롭의 진리표이며 그 특성방정식은 다음과 같다.
표 8-3 D 플립플롭의 진리표
D Q
Q\'
0 Q
0
1 Q
1
JK 플립플롭도 마찬가지로 edge-triggered JK 플립플롭을 구성할
|
|
|
Q는 0이 나오게 된다. JK 플립플롭이 기능을 수행하기 위해서는 PRESET=CLEAR=1이 되어야 한다.
따라서 PRESET의 역할은 Q를 1로 초기화하고 CLEAR의 역할은 Q를 0으로 초기화 할 때 사용한다. 1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
|
|
|
회로도 :
C D
Q(t +1)
1 1
1 0
0 X
1
0
불변
③ 진리표 :
다. T 플립플롭 : T(toggle) 플립플롭은 입력이 들어올 때마다 출력의 상태가 바뀌는 성질을 가지고 있으며 클럭펄스가 들어 올 때마다 출력이 바뀝니다.
라. J-K 플립플롭 : RS플립플롭의 결점을 보
|
|
|
플립플롭의 상태가 동시에 정해지며 동기화되어 동작하게 된다. 이러한 특징 때문에 동기 카운터는 비동기 카운터보다 동작 속도가 빠르다. 반면 회로가 복잡하다는 단점이 있으며, 단계적인 설계 과정이 필요하다
동기 카운터는 JK 플립플롭
|
|
|
플립플롭과 NOT, AND만을 사용하여 설계하시오. (준비물 : SN7402, SN7404, SN7408)
(2) 디지털 회로에 있어서 입력신호로 사용되는 기계적인 스위치(토글 스위치 등)는 bouncing이라 불리는 문제가 발생한다. 이것은 스위치를 한쪽에서 다른 쪽으로 밀었
|
|
|
회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고, 출력이 0-9까지 10진수로 증가하도록 나타내어라. (단, MyCad의 ‘시그널 합치기..’를 이용하고, 입력 CLK의 주기는 60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를 설
|
|
|
결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리게이트 종류
2.쿨럭 파형의 정의
3.flip flop(플립플롭)의 정의
- 종류 및 설명
- JK7476 플립플롭 과 7400 플립플롭
4.실험내용
5.고찰
6.참고문헌
|
|
|
JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
회로도
이론값
실제 실험 결과
※ S0 = 2분주 ※ S1 = 4분주
※ S2 = 8분주 ※ S1 = 16분주
결과분석
- 클록 펄스를 첫 번째 플립플롭에만 연결한 비동
|
|
메뉴펼치기
