|
1.제목
동기식 카운터
2.실험 목적
동기식 계수가 2종류 (이진, ÷계수기)를 설계하고 이의 동작을 확인한다.
3.관련이론
비동기식 계수기와는 달리 동기식 계수기는 공통의 클럭신호에 맞춰서 플립플롭들이 동시에 상태를 바꿔 가
|
|
|
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
플립플롭(flip-flop)
RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭
순서 논리회로
레지스터(register)
카운터(counter)
|
|
|
동작하는 것을 확인 할 수 있다.
7.Analysis
텀 프로젝트는 그동안의 실험과는 달리 실제로 기판에 납땜을 해야 했다. 소자들을 갈아끼우기 쉽도록 소켓을 사용하였고, 브레드 보드에 비해서 사용자 직관적이고 유동적으로 회로를 설계할 수 있
|
|
|
d4 <= D;
elsif (j4='0')and(k4='1') then d4 <= '0';
elsif (j4='1')and(k4='0') then d4 <= '1';
elsif (j4='1')and(k4='1') then d4 <= (not D);
end if;
end process;
end jkf;
⇒ VHDL에 의한 결과
⇒ logic diagram에 의한 결과
5. 결과
12진 카운터를 JK플립플롭으로 설계해봤습니다. VHDL
|
|
|
D플립-플롭 이라는 반도체 소자로 구현할 수 있다.
D플립-플롭: 입력되는 클럭펄스의 에지 순간 (OFFON) 에 D 의 값을 Q에 출력 (갱신) 하는 기능을 갖는다. 자동화 설계
고대의 자동화
중세 유럽과 러시아의 자동화 예제
우리나
|
|
|
D
1개
NE555
Timer
1개
74LS76
2개
2) 참고
- 홈페이지
·http://blog.naver.com/macmore?Redirect=Log&logNo=90034695871
·http://blog.naver.com/kiti1782?Redirect=Log&logNo=50043637431
·http://www.icbank.com/
- 참고문헌
·「Digital Fundamentals 최신 디지털 공학 - 제10판」
3) Date sheet
(1) GAL16V8D
|
|
|
플립플롭을 이용하여 설계해 보았다.
본인은 Y의 입력값을 주어 0이되면 “다운“ / 1이 되면 ”업” 이 되게 설계를 해보았다.
회로를 설계후 시뮬레이션을 본후 회로가 정상동작됨을 볼 수있었다.
1_) 에서는 Y=0 일 때 0,7,6,5,4,3,2,1,0 순으로 다
|
|
|
동작시킬 수 있다는 것이다. 그림은 5계층으로 이루어진 컴퓨터의 계층적 구성을 보여주고 있다.
각 레벨에서의 프로그램 형태
레벨 0은 최하위 계층인 컴퓨터 하드웨어이고, 논리게이트 디코더와 플립플롭 등으로 구성되는 전자회로이다.
|
|
|
D플립플롭에 각각의 볼, 스트라이크 출력을 AND게이트로 묶어서 각각의 입력으로 넣어 줌으로써 주어진 조건을 만족시켰습니다. 이번실험에서는 추가조사에서 설계 하였던 아웃카운트와 이닝 카운트는 설계하지 않았는데 그 이유는 회로가
|
|
|
동기(synchronous)는 서로 일정한 시간 관계를 가지는 시퀀스를 말한다.
카운터 동작으로 생각하면, 카운터 내의 플립플롭들이 공통의 클럭 펄스에 의해 동시에 모두 트리거됨을 의미한다.
즉, 동기식 카운터란 각 플립플롭에 들어가는 클럭을
|
|
메뉴펼치기
