|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
래치 상태가 되어 이전 상태를 유지시킨다.
4) 그림 16-3에서 J와 K가 바뀌었을 때의 영향은?
최초 상태가 계속 유지된다. Q가 최초에 1이면 계속해서 1, 0이면 계속해서 0을 유지한다.
5) 그림 16-3에서 적색 LED On, 녹색 LED Off 일 때, 황색 LED가 Off
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
D flip-flop은 edge trigger 방식이라는 것이다.
(6) 실험 6에서 PRESET와 CLEAR는 각각 어떤 역할을 하는가?
PRESET=0 일때는 어떤 입력을 주어도 출력 Q는 1이 나오고, CLEAR=0 일때는 어떤 입력을 주어도 출력 Q는 0이 나오게 된다. JK 플립플롭이 기능을 수행
|
|
|
D=1 일 때 RS-FF의 S=1, R=0 입력과 같으므로 출력은 1 상태 유지
입력과 동일한 결과를 출력하므로 어떤 내용을 일시적으로 저장하거나 전해지는
신호를 지연 시키는데 사용
-D 플립플롭-
1. RST 플립플롭 또는 JK 플립플롭을 변현시킨것이다.
2. RS
|
|
|
플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인 플립플롭으로서 SR플립플롭이라고도 한다. 세트(set)입력S 및 리셋(reset)입력 R을 가지며, 출력은 Q와 Q의 부정인 를 갖고 있다.
* RS 플립플롭의 동작 상태
- Q가 1일 때, S 입력은 0으로 두고, 1을
|
|
|
범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로도의 측정 결과
- 클럭의 에지 구성
- 0V와 floating의 차이
- 출력에 LED를 연결할 때 출력에 미치는 영향
Ⅳ. 고찰 및 후기
|
|
|
플립플롭은 JK 플립플롭의 토글 역할을 하므로 toggle 의 약자 T를 붙여서 T 플립플롭이라고 부른다.
실험회로 4 결과
74LS76의 JK Flip-folp 을 이용한 회로의 출력을 조사하라.
회로도
시뮬레이션
분석
위 회로에는 JK Flip-flop 이 2개 쓰였는데 앞의 J
|
|
메뉴펼치기
