|
/ 喜重堂 / 1992. 2. 25 / p.93 ~ p.104
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ http://blog.naver.com/jinaur?Redirect=Log&logNo=150009035765 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
|
|
|
디코더(복호기)
X(3)
X(2)
X(1)
X(0)
Y(1)
Y(0)
0
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
1
< 동작 확인 > 1. 2x4 디코더(복호기)
< 시뮬레이션 결과 >
< H/W 확인 >
< .ucf 파일 생성 >
< 동작 확인 >
2. 4x2 인코더(부호기)
< 시뮬레이션 결과 >
< H/W 확인 >
|
|
|
Decoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현한 후 ModelSim을 이용하여 동작을 확인한다.
실험 고찰 2 - 회로도(schematic) 캡처
실험 고찰 2 - Programing 에서 Success 화면 캡처
실험 고찰 2 - ModelSim 결과 파형 캡처 & 분석
Input
Output
i1
i0
en
val
|
|
|
결과값을 출력했으며 따라서 이번 실험 역시 성공이며 구현한 8비트가산기의 회로도 역시 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.멀티플렉서(Mux : MultiPlexer)
2.디멀티플렉서(DeMux : DeMultiPlexer)
3.4비트(4Bit) 가감산기(Adder & Sub
|
|
|
디코더
D1, D2, D3, D4에 따라 다시 게임 하는 사람에게 돌아오는 진동의 종류 Y1, Y0 인코더
보고서를 쓰면서 한주간 계속 생각해 보았는데 솔직히 잘 모르겠습니다. 이 회로가 어디에 응용되어 쓰이는지 교수님께서 다음 수업시간에 말씀해 주셨
|
|
|
decoder를 1×4 demultiplexer로 변환시켜라.
3 Multiplexer SN74151을 이용하여 전감산기를 설계하라.
4 아래 그림과 같이 동작하는 demultiplexer를 설계하라.
5. 실험 결과
1 실험 1의 결과를 기입하라.
입 력
출 력
S
A
B
D0
D1
D2
D3
Y
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
|
|
|
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
플립플롭(flip-flop)
RS 플립플롭, D 플
|
|
|
MUX를 74LS153으로 구성하고, S1과 S0, STROBE의 입력신호에 따른 출력 Y를 아래표에 작성하시오.
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
STROBE
G\'
Y
B
A
X
X
H
X
0
0
L
0
0
1
L
1
1
0
L
1
1
1
L
0
실험4) 1-to-4 DeMUX를 74LS1
|
|
|
데 큰 도움이 될 것이다. 1. 실험의 목표
2. 이론적 배경
3. 사용 장비
4. 실험 절차
(1) 24 디코더
(2) 42 인코더
(3) 3x8 디코더 - 조건문 활용
(4) 2비트 21 멀티플렉서 - 선택 구조
(5) 14 디멀티플렉서
(6) 응용 사례
5. 예상되는 결과
|
|
|
결과를 나타낸다.
두가지 실험으로서 인코더의 동작을 확인했다. 즉, I3가 입력되면 출력은 011 이 되고,
I5가 입력되면 출력은 101 이 된다는 것을 확인할 수 있었다.
2-2. 시뮬레이션 결과
피스파이스로 시뮬레이션한 결과도 같은 결과를 출력했
|
|
메뉴펼치기
