D latch

검색어 자동완성 닫기

고급 검색 X

고급 검색 열기

전문지식 47건

	RS-Latch 및 D-Latch 회로 구성과 timing diagram hip D latch 4.1. TTL IC 7475에는 4개의 D latch가 들어있다. 이를 그림 8과 같이 꾸민다. 5번 pin을 Vcc (=5V)에 12번 pin을 ground에 연결한다. 여기서 CLK는 앞에서의 enable을 의미한다. 4.2. 입력 스위치 4개를 이용하여 0000부터 1111까지 숫자를 입력하고 CLK의 swi D latch edge triggered D flip-flop, RS latch D Flip Flop, RS-Latch 및 D-Latch 회로 구성과 timing diagram,	페이지 6페이지 가격 1,500원 등록일 2015.12.10 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[전자공학실험] Latch회로의 동작과 여러종류의 Flip-Flop 이해 실험 Latch 회로 2. D Flip-Flop 3. JK Flip-Flop 4. T Flip-Flop 6.Experimental Results 1.SR Latch A.Data Truth Table (순서대로) C S R 회로동작(V) 회로동작정리 FPGA Q -Q Q -Q Q -Q 0 X X X X X X X X 1 1 0 5.01 0.22 1 0 1 0 1 0 0 5.02 0.21 1 0 1 0 1 0 1 0.04 4.96 0 1 0 1 1 0 0 0.04 4.97 0 1 0 1 QuartusⅡ시뮬 Latch SR Latch, Flip-Flop 순차논리회로, [전자공학실험] Latch회로의 동작과 여러종류의 Flip-Flop 이해 실험,	페이지 18페이지 가격 2,000원 등록일 2008.11.27 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	기억소자(래치와 플립플롭) 회로 D Flip-flop 진리치표 출력 결과와 D Latch 진리치 표를 비교하고, 차이점을 설명하여라. ⑤ 데이터 스위치 sw2를 ‘HIGH'로 SET한다. 그리고 나서 sw2를 ’LOW'에서 ‘HIGH'로 변 화시켜가며 출력 L1를 관찰하라. L1의 결과가 변하지 않음을 주목하라. L1의 기억소자, 래치, 플립플롭, 기억소자 래치, 기억소자(래치와 플립플롭) 회로,	페이지 9페이지 가격 1,300원 등록일 2006.03.20 파일종류 한글(hwp) 참고문헌 있음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog) Register 예비보고서 decoder를 통해 나오는 bit, 그리고 모듈 자체의 clock값을 AND게이트로 통과시켜 clock을 발생시키고, 해당 clock에서만 register data의 입력이 일어나도록 구현해야 하는 것으로 추측된다. ① SR Latch의 설계 ② D Flip-Flop의 설계 ③ Register의 설계 디지털시스템 Register, Verilog 레지스터, [디지털시스템(Verilog) Register 예비보고서,	페이지 3페이지 가격 1,200원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] General purpose Register 결과보고서 연산이 이루어지고 있음을 확인할 수 있다. 이로써 1 port General Purpose Register File의 설계가 완료되었다. ① General Purpose Register File의 시뮬레이션 결과 ① SR Latch(with clock)의 설계 ② D Flip-Flop의 설계 ③ General Purpose Register File(1 port)의 설계 디지털시스템 General purpose Register, Verilog Register, [디지털시스템(Verilog)] General purpose Register 결과보고서,	페이지 6페이지 가격 2,000원 등록일 2011.10.04 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음

전문지식 전체보기