|
때 Ln에서 출력이 발생되는 것을 확인해 볼 수 있었다.
실험 5는 CLK이 1로 올라가는 순간 D가 1이라면 Q의 값이 0에서 1로 변화하는 것을 확인할 수 있었다. 1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. edge triggered D flip-flop
|
|
|
RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
0
(2) NAND 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
0
1
1
(3) D 래
|
|
|
된 SR 플립플롭
2.NAND 게이트로된 SR플립플롭
<래치(Latch)회로>
1.D 래치
2.JK 래치
3.T 래치
<마스터-슬레이브(Master-Slave)FF>
<플립플롭 (Flip-Flop)>
1.RS 플립플롭
2.D 플립플롭
3.JK 플립플롭
4.T 플립플롭
<플립플롭의 여기표(Exciton Table)>
|
|
|
. 예비보고서 및 결과보고서가 같이 들어 있습니다.
1.Logic gates
2.Logic gates-TTL gates와 deMorgan의 법칙
3. RS-Latch 및 D-LAtch
4.JK flip-flop
5.Shift Register
6. 이진계수기
7. 십진계수기
8. Decoder와 Encoder
9. 덧셈회로(Adder)
10.OP AMP
|
|
|
74LS14를 사용.
- 슈미트 트리거 이론은 이동통신의 기지국간에도 이용.
ReSET 회로 .
1. RESET 회로를 만들어보고, 리 1. 슈미트트리거
2. Reset회로
3. Latch 회로
4. Rs232와 Rs422비교
5. 74HC573과 74HC574에 대한 비교 분석
6. ADDRESS Decoder 분석
|
|
메뉴펼치기
