|
반가산기를 네가지 방식으로 구현해보았다. 게이트를 이용해 회로를 직접 그려본
schemetic, 명령어를 이용하여 손쉽게 작성할수 있는 자료흐름 모델링, 이미 구성
한 source를 불러와 상호연결시켜 하나의 프로그램을 만든 구조적 모델링, if 문
|
|
|
s
begin
process(a, b, s)
begin
if ( s = '0') then
y <= a;
else
y <= b;
end if;
end process;
end rtl;
이것이 VHDL의 장점입니다. VHDL을 이렇게 보시면 됩니다. 회로 설계를 할 수 있는 표준 언어다. 모든 것은 장점과 단점을 가지고 있습니다. 단점에 비해 많은 장
|
|
|
1중 1이 홀수 개이면 결과는 1이 된다.
X
Y
C1
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
<진리표>
<논리회로>
S = XYC1
C = XY + (XY)C1 <논리식>
위의 논리회로에서 보듯이 전가산기는 반가산기 두 개로 이루어져 있다.
|
|
|
반가산기를 이미 설 계해 보아서 많이 전가산기를 설계하는 것이 많이 어렵지는 않았다. 다만 1학년때 Schematic프로그램을 사용할 때는 회로도 그리는 것이 쉬웠는데 VHDL프로그램을 이용해서 회로를 그리는게 잘 되지 않아서 불편했다. 실습 시
|
|
|
<Half Adder, Full Adder 설계>
1) 반가산기(Half Adder) : Bahavioral Modeling
2)전가산기(Full Adder) : Stuctural Modeling( OR gage + Half Adder)
3)전가산기 : Behavioral Modeling
|
|
메뉴펼치기
