|
D-flip flops》
- CLK'event의 의미를 알지 못했음.
- test bench 구현 때 초기 값을 주고 매시간 클락 신호를 주는 코딩이 다소 어려웠음.
《8bit register》
- 프로세스문에서 '리셋'과 '클락 이벤트' '클락'을 if문 하나로 연결해서 모든 신호가 한꺼번에 동
|
|
|
레지스터 회로를 구성하시오.
각 플립플랍의 출력은 LED에 연결하여 확인하시오.
이 때의 클록은 임의로 느리게 설정하여 LED의 움직임을 관찰하시오.
7474 소자를 사용하여 회로를 구성하고 시뮬레이션 해보면 다음과 같다.
위 회로는 D 플립플
|
|
|
register)
-클럭 펄스에 의해 저장된 데이터를 왼쪽 또는 오른쪽으로 한 비트식 시프트하는 레지스터
-우측 시프트 레지스터
-좌측 시프트 레지스터
3) 직렬입력-직렬출력
레지스터 구성을 위한 일반적인 플립플롭
- 에지트리거 된 JK 또는 D 플립
|
|
|
D가 AND쌍의 오른쪽을 통과하여 병렬 로드가 된다.
이 회로에서 왼쪽 시프트(left shift)를 얻으려면 Mode control을 1로 하고, 병렬입력 D에 직렬입력(left shift)을 주고, 로 각 FF의 출력을 병렬입력 단자에 연결하면 된다.
8비트 시프트 레지스터 74LS198
|
|
|
D플리플롭 7474 (2개)
- XOR 게이트 7486
-8비트 직렬 입력-병렬 출력 시프트 레지스터 74164
-4비트 만능 시프트 레지스터 74194 1. 목 적
2. 관련이론
1.1. 링 카운터
1.1. 존슨 카운터
1.1. 의사 불규칙 이진수열 발생기
3. 실험기구 및 데이터시
|
|
|
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
플립플롭(flip-flop)
RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭
순서 논리회로
레지스터(register)
카운터(counter)
|
|
|
d는 0으로 입력되었음을 알 수 있다. Y'와 입력 b가 연결되어있으므로 b는 0으로 입력되어 있음을 알 수 있다. 마찬가지방법으로 SW2를 ON 시켜 를 접지시키면 LED2가 켜지고 LED1이 꺼지는데 이를 통해서 각각의 입력을 확인할 수 있었다.
실험(2)
Clo
|
|
|
D로 인정한다. 즉, Active High의 래치라면 클럭이 Low 신
호로 바뀌기 직전 마지막 신호가 Low 동안 Q에 나타나는 것이다. (High인 동안은 마치
D와 클럭의 AND 같은 출력이 나온다.) Rising Edge 형 플립플록은 오로지 클럭이 Low
에서 High로 되는 순간의 D
|
|
|
플립플랍 : PGT에서 작동하는 플립플랍
- Negative edge triggered 플립플랍 : NGT에서 작동하는 플립플랍
⑩S-R 플립플랍, JK 플립플랍, D 플립플랍, T 플립플랍 4가지 종류의 작동방식을 살펴보자.
아래는 회로도와 시뮬레이션의 결과이다.
[점검문제 8.1
|
|
|
플립플랍으로 이동된다. 위의 과정이 계속해서 반복이 되고 결국 LED는 하나하나 차례대로 꺼지면서 모두 꺼지게 된다.
4. 고찰
이번 실험은 레지스터에 관한 실험이었다. 레지스터는 데이터를 기억하는 역할을 한다. 4비트로 구성되어 있는 레
|
|
메뉴펼치기
