|
네번째 실습의 첫번째 문제는 주어진 회로 분석을 통해 등식을 도출하여 state diagram 을 완성하고, 본인이 임의로 설정한 input x의 sequence에 맞게 timing diagram을 완성하는 것이다. 그 후, 이것을 쿼터스에서 block diagram으로 그리고 모델심을 통해 시
|
|
|
timing diagram을 그린다.
D
CLK
Q
0
0
1
1
1→0
0→1
1→0
0→1
0
0
0
1
표 5. D Flip Flop의 진리표
C. 결론 및 토의
실험 1에서, NOR gate는 하나의 입력만 1이 들어가도 0의 값을 출력하므로 이것을 이용해 결과 값을 예측할 수 있었고, 실제 결과와 일치하였다.
|
|
|
timing diagram 5 같이 그린다.
4. IC AND gate
4.1. TTL IC 7408에는 4 개의 2-입력 AND gate가 들어 있다. pin 번호와 각각의 기능을 적어 둔다.
4.2. 그림 6의 (a)와 같이 연결한다. A와 B에 다음과 같이 전압을 걸고 결과인 C를 LED에 연결하여 살펴보고 표 5를 완
|
|
|
timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4.
|
|
|
timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 1. 실험 목적
2. 사용기기 및 부품
3. 실험 결과
4. 연습 문제
|
|
메뉴펼치기
