|
및 시뮬레이션
1. 기본 시계 제작 (0.1초~1분단위, 스탑워치)
㉮기본 시간 모듈
㉯스탑워치 모듈
㉰메인 모듈
2. hour 단위 구현을 위한 testbench & module
㉮분단위 test module
㉯시간단위 test module
㉰test main module
|
|
|
- 알람 기능을 가진 디지털시계 설계
- SW0 : 시계를 Set하는 신호 -> 0 : 모든 기능 정지, 1 : 동작
SW1 : view mode select signal -> 0 : Am, Pm 1시~12시, 1 : 0시~23시
SW2 : 알람 기능 on/off signal
(알람은 LED를 통해 표현한다.)
- [key 0] : mode selec
|
|
|
or posedge key[5]) begin
if(rst) h_time1 <= 8'd0010_0000;
else if(key[5]) h_time1 <= 8'b0011_0000;
else begin
case(qh1)
4'd0 : h_time1 <= 8'b0011_0000;
4'd1 : h_time1 <= 8'b0011_0001;
4'd2 : h_time1 <= 8'b0011_0010;
4'd3 : h_time1 <= 8'b0011_0011;
4'd4 : h_time1 <= 8'b0011_0100;
|
|
|
베릴로그(verilog) HDL 시계 프로젝트
목차
1. 프로젝트 목적
2. 설계 및 분석
2-1 Alarm Clock Module
2-2 Alarm Clock Module Simulation Analysis
2-3 Stopwatch Module
2-4 Stopwatch Module Simulation Analysis
2-5 Clock Generator Module
2-6 Clock Generator Module Simulation Analysis
|
|
|
|
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result
--VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
|
|
|
Verilog HDL 언어의 활용을 중심으로 진행된다. 7세그먼트 디스플레이는 특정한 형태의 숫자나 문자를 표시하는 데 적합한 전자 부품으로, 주로 계산기, 시계, 전자제품의 상태 표시 등 다양한 분야에 널리 사용된다. 이러한 디스플레이는 각 세
|
|
|
디지털논리회로실험(Verilog HDL) - Real-time clock, counter
목차
1. 관련이론
2. 실험
2.1 Part Ⅱ Real-time Clock
2.3 Part Ⅳ M-digit base-N Up/Down Counter
1. 관련이론
디지털 논리 회로 실험에서 실시간 시계(Real-time clock, RTC)와 카운터(counter)는 핵
|
|
|
. 이렇게 세는 과정은 다양한 응용 분야에서 중요한 역할을 한다. 예를 들어, 카운터는 디지털 시계, 주기적인 신호 발생기, 각종 계측 기기 등 1. Objective of the Experiment
2. Theoretical Approach
3. Verilog Implementations
4. Resul
5. Conclusion
|
|
|
Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Backend 설계, 평가
|
|
|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
|
메뉴펼치기
