|
VLSI report3.hwp
01.시스템 설계
≪ 그 림 ≫
4 to 1 MUX를 응용하여 산술연산과 비트단위 연산을 수행하는 시스템을 설계하였다.
이 시스템은 두 개의 4bit a 와 b. 3bit 선택 신호로서 8bit의 결과 c 를 출력한다. 주 기능은 산술연산 +, –
|
|
|
2. Back ground theory of add shift mutiplier
Multiplier 의 bit에 따라 Multiplicand 를 더한 후 1bit 씩 shift를 시켜준다.
Multiplier의 LSB가 1 이므로 0111을 써주고, MSB의 숫자에 따라 Sign extension을 시켜준다. 0이면 0으로 4bit를 채우고 1이면 1로 4bit를 채워준다.
|
|
|
되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthesis)
2.4 공정(Fabrication)
2.5 테스트(Test)
|
|
|
|
Sequence Detector 설계
<Verilog Code>
`timescale 1ns / 1ps // 1ns 기준으로 testbench 수행, 1ps는 rounding 한다.
module seq_det(seq_in,clk,rst_in,flag); // Module 설정( input, output )
input clk, rst_in; // 1bit 설정
input [3:0] seq_in; // 4bit 설정
output flag;
reg f
|
|
|
VLSI 설계, 이론과 실습
◎ 디지털회로 및 시스템, 문운당
◎ 디지털 공학, 동일출판사
◎ 박효균, 소자 및 회로의 전기적 특성PPT
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리 Ⅰ. MOS의 원리
Ⅱ. MOS의 제조
|
|
 |
VLSI Era, Vol. 2, Lattice press, California, 1990.
[22] R. F. Fierret, Semiconductor Device Fundamentals, Addison-
Wesley, USA, 1996.
[23] Tam Lyn Tan; Hui Ping Lim; Chee Lip Gan; Nam Hwang; Statistical and physical analysis of leakage and breakdown failure mechanisms of Cu/low-k interconnects, Phys
|
|
 |
VLSI 수업 등을 통해 반도체 분야에 대한 기초 지식 겸비할 수 있었으며, 전기산업기사를 취득하여 시퀀스 및 PLC 제어에 대한 관련 지식을 습득하였습니다. 본인의 지원직무를 어떻게 이해하고 있는지 구체적으로 기술하고, 해당 직무에 본
|
|
 |
VLSI설계’를 이수하며 보다 깊은 이론에 대해 알게 되었습니다. 수업 외에도 Cadence Virtuoso 교육 받으며, 일반 학부생 이상의 지식을 쌓으며 MOSFET 전문가가 되기 위한 노력을 했습니다. 1. LG디스플레이 및 지원 직무에 지원하는 동기에 대
|
|
 |
VLSI회로설계, 아날로그 집적회로, 반도체 프로세스 수업을 들으며 기초 지식을 쌓기 위해 노력하고 있습니다. 회로 설계, 공정, 시뮬레이션 과정에 대한 폭넓은 이해는 기존 설계 방식에서의 문제점을 파악하고 개선하는 데 도움이 될 것입니
|
|
 |
VLSI, 시스템프로그래밍, VHDL에 관하여 어느 정도의 기본지식을 습득하고 있습니다. 그리고 현재 정보처리산업기사 자격증을 보유하고 있습니다.
이러한 기본지식을 바탕으로 제가 대학원에 진학하여 구체적으로 알고 싶고 연구하고 싶은 분
|
|
메뉴펼치기
