 |
탕으로 두 입력 신호를 논리‘0’으로 리셋 시키는 구조를 사용함으로써 Up과 Down신호가 충분한 시간동안 논리‘1’의 값을 유지할 수 있도록 설계하였고 이에 따라 위상주파수 검출기가 NAND 게이트의 문턱전압에 상관없이 동작하게 함으로써
|
|
|
Softwafer
4. Test Process Flow
5. Open/Short Test
6. Leakage test
7. IIL/IIH Test
8. VIL/VIH, VOL/VOH Test
9. IDDS
10. DataSheet
11. Functional Test
11-1. DFT(Design for Test)
11-2. SCAN Test
11-3. BIST(Built-in Self Test)
11-4. Boundary SCAN(JTAG)
11-5. NAND Tree Test
12. Backend Pro
|
|
메뉴펼치기
