|
이번 학습에서는 NAND Flash의 Read와 Erase 방법에 대하여 알아본다.
NAND Flash는 Thershold 전압 0V를 기준으로 TR ON/OFF를 결정한다.
Cell Current는 Read시의 전류를 나타내는 것으로 Sensing Margin을 결정하는 중요한 요소이다.
Erase시에는 PP-Well에 고
|
|
|
이번 학습에서는 NAND flash에서 사용하는 transistor의 종류 및 gate oxide 형성 방법, active 형성 방법 등을 다루고자 한다
NAND flash에서는 20V 이상의 고전압이 사용되기 때문에, 고전압용 gate oxide와 저전압용 gate oxide의 integration이 중요한 이슈이다
|
|
|
NAND Flash는 FN-Tunneling을 이용하여 Program/Erase를 한다.
Floating Gate는 Control Gate와 Substrate사이에 위치하며 Coupling에 의하여 전압이 유도된다.
Control Gate 전압중 Floating Gate에 영향을 주는 Factor를 Coupling Ratio라고 하고 ONO와 Tunnel Oxide Capacitance에 의하
|
|
|
또한 NAND 게이트와 마찬가지로 OR 게이트의 표시 기호에 NOT 게이트에서 따온 작은 동그라미를 붙여서 사용한다. NOR 게이트의 심볼은 그림 3 과 같고 진리표는 그림 3 과 같다. NOR 게이트의 입력은 NAND 게이트와 반대로 모두 0 일 때만 1 을 출력하
|
|
|
결한 것과 같은 원리
-NAND 게이트의 표시기호는 AND 게이트의 표시기호 끝에 NOT
-게이트의 표시기호에서 따온 작은 동그라미를 붙여서 만듬
- 입력중 하나만 “0”이면 출력은 “1”
- NAND 게이트의 논리식은 AND와 NOT 게이트의 논리식을 결합
해
|
|
|
트의 구현보다 더 간단하다.
NAND 게이트는 입력이 모두 1일 때에만 출력이 0이며, NOR 게이트는 입력이 적어도 하나가 1일 때에만 출력이 0이다.
Ⅶ. 게이트와 AND(논리곱회로)게이트
AND 게이트는 모든 입력에 신호가 들어올 때만 (\"1\")출력에 신
|
|
|
회로실험기
오실로스코프
TTL 7400 (quad 2-input NAND Gate)
- 4개의 정 논리 NAND 게이트가 각각 독립적으로 동작한다. 어느 게이트든 하나 이상의 입력이‘0’상태이 면 출력은‘1’이다. 두 입력 모두‘1’이면 출력은‘0’이다. 14개의 핀을 가지고
|
|
|
반도체 메모리의 분류를 알아본다.
구조와 용도에 따른 Flash Memory의 분류를 알아본다.
NAND Flash의 특징과 장단점을 알아본다.
NAND Flash의 주 용도를 알아본다.
이번 아젠다는 반도체 메모리중 NAND Flash의 구조 및 동작에 따른 분류와 용도등을
|
|
|
게이트 바로 뒤에 AND 게이트가 이어지는 것 같이 동작합니다. 두 개의 입력 모두가 "참"인 경우에만 출력이 "거짓"이 되고, 그렇지 않은 경우는 모두 "참"입니다.
< 그림 13-5 NAND 회로 >
▶NOR게이트
NOR회로는 OR회로에 NOT회로를 접속한 OR-NOT
|
|
|
NAND게이트)만 가지고 있다고 가정하여라. NAND 게이트를 사용하여 필요한 NOR 함수를 얻을수 있는 방법을 설명하여라(등가의 진리표는 당가의 함수를 의미 한다는것을 기억하여라)
<-참조:
(그림출처:최신디지 털공학p153NAND게이트-도서출판그
|
|
메뉴펼치기
