• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 11건

유한 문자열 인식기'의 상태변화 및 출력값을 파악할 수 있었으며 'case'를 사용하여 상태변화를 표현할 수 있었다. Moore machine을 이해하고 설계하였고 IBUF의 필요성을 이해하고 코드 내에서 사용할 수 있었다. Evaluation 유한 문자열 인식기를 설
  • 페이지 8페이지
  • 가격 1,000원
  • 등록일 2014.06.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
FSM의 중요성과 그 활용 가능성을 확인하는 데 중요한 기초가 될 것이다. 1. 실험의 목표 2. 이론적 배경 1) 유한 상태 기계(Finite State Machine) 개념 2) 무어 기계(Moore Machine)와 밀리 기계(Mealy Machine) 비교 3. 사용된 장비 및 도구 4. 실험 절차
  • 페이지 6페이지
  • 가격 3,200원
  • 등록일 2025.04.12
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
설계하며 모드변경을 통해 2가지 Counter를 한꺼번에 구동되도록 설계할 수 있다. 모드 변경에는 'case'를 사용한다. Asynchronous reset은 clock과 상관없이 동작된다. 분주회로를 통해 clock을 느리게 하여 사용할 수 있다. (kit에서는 4MHz의 clk가 입력된
  • 페이지 13페이지
  • 가격 1,500원
  • 등록일 2014.06.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
설계하였다. 처음에는 어려울 것 같았으나 교수님께서 앞부분의 3bit up/down counter의 소스코드를 잘 이용하라고 힌트를 주셨고, 실험 수업 이후 다른 전공 수업에서 binary/gray counter에 대한 내용을 들어서 더욱 쉽게 소스를 짤 수 있었다. 하지만
  • 페이지 6페이지
  • 가격 2,000원
  • 등록일 2010.01.18
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
인식기의 출력값을 Display 할 수 있는 회로도도 함께 설계 한다. (패턴 인식기의 출력값을 Display 하는 회로를 조별로 자유롭게 설계하시오) (1) 설계하고자 하는 패턴 인식 동기 순서 논리회로를 위한 state/oupput table을 작성하시오. (2) 설계하고
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2010.03.30
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
FSM으로 begin if(reset==1) current_state <= ZfZ; // reset이 1일경우, FSM의 상태를 \"ZfZ\"으로 reset한다 else current_state <= next_state; // 아닐경우 next state end always @(*) //Moore FSM의 next state를 결정하기위한 논리 begin case(current_state) ZfZ:begin if(sequence_in==1) next_st
  • 페이지 12페이지
  • 가격 5,000원
  • 등록일 2023.03.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
문자열 선언이므로 char(String), ④는 장정수형이므로 long (Long), ⑤는 실수형이므로 float(Single) 6. [출제의도] 회로의 작동방식을 논리식으로 변환하여 표현할 수 능력을 측정하는 문제이다. 스위치 A, B는 OR 관계이고 이것과 스위치 C는 AND 관계이
  • 페이지 35페이지
  • 가격 3,300원
  • 등록일 2006.12.11
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
FSM을 이용하여 Self Gas Pump를 설계하였다. 각 상태에서 입력에 따라 다른 출력을 내도록 설계하였으며 상태에서 상태로 변환하는 프로세스와 상태에서 출력하는 프로세스를 별개로 하는 방식을 채택하여 sensitivity list를 유동적으로 사용할 수
  • 페이지 27페이지
  • 가격 2,000원
  • 등록일 2014.06.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로를 Design하고 Simulation을 해본 결과 오류비트가 먼저 들어감에도 정상적으로 작동하는 것을 볼 수 있었으며, 네 가지의 제한요소(경제성, 견고성, 확장성, 적시성)를 갖춘 회로를 완성하였다.  설계과제 요약서 제 1 장 서론 제 2 장
  • 페이지 9페이지
  • 가격 2,000원
  • 등록일 2009.07.20
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
FSM을 포함한 회로도를 팀원들이 직접 그림. ... D Flip-Flop을 Parallel 방식으로 연결을 하였다. 그리고 Multiplexer를 이용하여 Load값에 영향을 받지 않고 Enable 값에만 영향을 받게 함으로서 카운터를 좀더 쉽게 다룰 수 있게 설계 하
  • 페이지 64페이지
  • 가격 5,000원
  • 등록일 2011.06.22
  • 파일종류 피피티(ppt)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
이전 1 2 다음
top