|
논리회로를 만들어 드모르간의 정리가 맞음을 확인하는 실험이라
결과 값이 예상이 쉬웠습니다. 하지만 지난번 실험들보다 회로자체가 좀 더 손이 많이 가고 예상했던 결과 값과 달리나와 회로에서 잘못된 점을 찾아내는데 시간이 오래 걸렸
|
|
|
논리기호를 그리시오. 부울 변수처럼 핀 번호를 사용하여 회로에 대한 부울대수 식을 쓰시오.
3. 표 3-2-2의 데이터를 살펴보면 연결 안된 입력이 논리 1 또는 논리 0 중에서 어떤 값으로 고려되는가 (정논리) ?
4. 실험 3에서 각 단의 전압과 전류
|
|
|
실험 데이터를 근거로 다음의 문장이 “high"또는 "low"인지를 설명하시오.
실험 1(a) active
실험 1(b) active
실험 1(c) active
7. 실험 3에서 7 세그먼트에 숫자 및 문자를 표시하는 회로를 구성하라. 키패드의 0에서부터 F까지 입력에 대해 각각을 7세
|
|
|
실험 절차
이번 실험에 사용되는 모든 IC에 대하여 14번 핀에 Vcc = +5V, 7번 핀에 Vcc = 0V를 인가한다.
그리고 각 회로를 구성하고, 그 회로에 표시된 각 점에서의 논리를 측정하여 표에 기입하라.
1. Exclusive-OR 생성기
그림 4-1. Exclusive-OR 생성기
표 4-
|
|
|
드 모르간의 법칙
1. 실험 목적
▣ 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.
▣ 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다.
▣ 논리소자의 동작을 이해한다. 1. 실험 목적
2.
|
|
|
4~12장까지의 실험
(1) Figure 3.5의 Y2 논리식, 회로도, 사진, 진리표.
논리식 = B\' ∙ ( A⊕ C ) + ( ( A ⊕ C ) ⊕ D ) ∙ B
2. Figure 3.5의 Y2의 little m notation.
F = ∑m(2,3,5,6,8,9,12,15)
3. Karnaugh map과 minimize논리식
4. Minimize된 회로
|
|
|
회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의 결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관
|
|
|
실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간의 법칙(De Morgan’s laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력
|
|
|
: 74LS74
J-K : 74LS73, 74LS76, 74LS78, 74LS109, 74LS114 1. 실험목적
2. 관련이론
․ 기본 RS 플립플롭
․ RS 플립플롭
․ PR/CLR RS 플립플롭
․ D 플립플롭
․ T 플립플롭
․ 주종 플립플롭
․ JK 플립플롭
3. 예비보고서
|
|
|
실험 목적
2. 관련 이론
가. 논리연산
(1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모
|
|
메뉴펼치기
