|
op****를 선택하게 되고, 이 값이 모듈의 output인 5bit alu_op가 된다.
이로써 8bit의 instruction opcode를 받아, ALU가 동작할 수 있도록 5bit의 control code로 바꾸어주는 Instruction Decoder가 구현되었다. ① Decoder의 시뮬레이션 결과
① Decoder의 구현
|
- 페이지 4페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
결과값들을 4to1 MUX를 이용하여 선택하도록 하면 된다. 이 때의 select bit으로는 당연히 flags가 사용된다. 결과값을 g[3]에 저장한다.
enable = 0일 경우 output은 무조건 0이 출력되므로, 최종적으로 AND게이트에 g[3]와 enable값을 통과시킨다.
시뮬레이션
|
- 페이지 4페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
각 경우를 16to1MUX를 이용하여 연결하고, 이를 다시 상위 4bit인 opcode[7:4]의 각 경우로 나누어 16to1MUX를 이용하여 연결하면 최종 output이 출력된다.
실험을 대비하여 모듈을 코딩해보았다. ① Instruction Decoder 정의
② Instruction Decoder 설계
|
- 페이지 3페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
branch handler/PC calculation unit의 decoder가 구현되었다. ① Address Generator Decoder의 시뮬레이션 결과
② Branch Handler / PC Calculation Unit Decoder의 시뮬레이션 결과
① Address Generator Decoder의 설계
② Branch Handler / PC Calculation Unit Decoder의 설계
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
두 18종류이므로, 32bit 32to1MUX를 이용하여 결과값을 최종 output인 'result'에 저장한다. 이 때 MUX의 input은 위에서 연산의 각 결과값들로 저장한 'op@(@는 숫자)'가 되고, 19번째 input부터는 의미가 없으므로 trash[0], 즉 0으로 두었다. MUX의 select bit은 inpu
|
- 페이지 6페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|