|
op****를 선택하게 되고, 이 값이 모듈의 output인 5bit alu_op가 된다.
이로써 8bit의 instruction opcode를 받아, ALU가 동작할 수 있도록 5bit의 control code로 바꾸어주는 Instruction Decoder가 구현되었다. ① Decoder의 시뮬레이션 결과
① Decoder의 구현
|
|
|
각 경우를 16to1MUX를 이용하여 연결하고, 이를 다시 상위 4bit인 opcode[7:4]의 각 경우로 나누어 16to1MUX를 이용하여 연결하면 최종 output이 출력된다.
실험을 대비하여 모듈을 코딩해보았다. ① Instruction Decoder 정의
② Instruction Decoder 설계
|
|
|
decoder에서 고려되어야 할 opcode는 opcode[6:5]가 모두 10인 특징이 있음을 알 수 있다.
이 모듈은 앞에서 구현한 address generator의 모듈과 비교하였을 때, output이 두 개이므로 각 과정을 두 번 거치도록 구현하였을 뿐, 구현 방법 자체는 아무런 차이
|
|
|
decoder)로 이루어져 있다.
<CPU 사진>
<중략>
3. 메모리 모듈
기록과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰이고 있다. 장점으로는 염가, 소형, 낮은 소비 전력, 고속
|
|
|
p값에 따른 output branch값의 Karnaugh map은 위에 나타내었다.
이제 이 Karnaugh map을 Boolean algebra formulation로 나타내면 다음과 같다.
flags = 00(0)의 경우 : op[1] op[2]' + op[0] op[1] + op[0]' op[1]' op[2]
flags = 01(1)의 경우 : op[0]
flags = 10(2)의 경우 : op[0]' op[1] + op[0] o
|
|
메뉴펼치기
