|
플립플롭과 이것을 개량한 JK 플립플롭을 구성해 보았다. 플립플롭의 종류는 이외에도 여러 종류가 있으나, 이번 실험에서는 NAND Gate와 NOR Gate로 구성된 SR 플립플롭과 JK 플립플롭을 구성하여 작동을 살펴보았다.
처음에는 익숙하지 않은 개념
|
|
|
플립플롭이란?
출력이 “0” 또는 “1”의 두개의 안정된 상태를 가지는 쌍 안정 멀티 바이브레이터(M/V)라고도 한다.
두 개의 출력은 반드시 보수관계에 있어야 한다.
순서논리회로의 기본이 되며 정보를 기억할 수 있다.
기억장치, 계수기,
|
|
|
실험이 였습니다. 다음엔 빨리 정확하게 실험을 마칠 수 있도록 더 노력해야 겠다는 생각도 들었습니다. 1. SR 플리플롭 회로도와 진리표
2. CLK SR 플리플롭 회로도와 진리표
3. D 플리플롭 회로도와 진리표
4. J-K 회로도와 진리표(빵판에 결
|
|
|
하며, 중간에 인버터가 동작되도록 하여 위상차를 조절한다.
주종 플립플롭은 RS나 JK 플립플롭을 사용하여 만들 수 있으며, 시간 펄스가 상승이나 하감함에 따라 입력에 대한 출력이 변하게 된다. 그림 4-23은 JK 플립플롭을 사용하여 구성한
|
|
|
실험이었다. 회로도는 <실험 1>과 크게 다르지 않지만 추가적인 게이트들을 사용했다. JK플립플롭 소자에서 출력된 결과값들이 각각 소자로 입력되어 출력된 결과들이다. 이로써 JK플립플롭이나 RS플립플롭과 같은 기본적인 플립플롭을 이
|
|
|
실험기구 및 데이터시트
- 디지털 실험장치
- 오실로스코프(또는 다른 측정장치)
- 펄스/구형파 발생기
- D플리플롭 7474 (2개)
- XOR 게이트 7486
-8비트 직렬 입력-병렬 출력 시프트 레지스터 74164
-4비트 만능 시프트 레지스터 74194 1. 목 적
2.
|
|
|
전자기기에서 정보를 처리하는 데 있어 중추적인 역할을 한다. 이러한 기초 전자 부품들은 서로 연결되어 복잡한 회로를 구성하고, 현대 기술의 발전을 이끌어 왔다. 향후 전자공학이 더욱 발전함에 따라 이들 부품의 역할은 더욱 중요해질
|
|
|
플립플롭 설계 개선이나 지연 최소화를 위한 새로운 회로 구조에 대한 연구가 필요할 것이다. 또한, 최신 기술을 활용한 FPGA나 ASIC을 이용한 카운터 구현 연구 또한 중요하다. 차세대 기술 환경 속에서 고속, 저전력 카운터 설계는 전자기기 발
|
|
|
전자공학의 발전에 기여하고 실제 문제를 해결하는 데 유용한 기술을 개발할 수 있을 것이다. 1. 실습의 배경과 중요성
2. 필요한 재료 및 장비 목록
3. 설계 및 실습 절차
4. 회로 구성 요소의 기능
5. 예상 결과 및 분석 방법
6. 실습 과정
|
|
|
RS 래치가 동작되므로 마치 상승(하강)
시점에서만 동작하는 것처럼 보인다.
4. D 플립플롭(D F/F)
- RS 플립플롭 : 입력단자 S와 R이 동시에 1일 경우, Q의 출력 상태가 불안정
- 입력 S와 R이 항상 같은 값이 입력되지 않도록 만든 것이 D 플립플롭
-
|
|
메뉴펼치기
