|
논리를 만났을때 검증해볼 수 있는 장치가 될 수 있으므로 하나 만들어두어도
좋을 것이다. 위 그림의 회로에서 앞에서 소개한 Gate IC를 모두 실험해볼 수 있다. 단, 7404 NOT 게이트는 입출력핀이 달라 회로가 중복되므로 3번째 게이트 회로를
|
|
|
논리식 >
< 논리회로 >
2. 이론
◆디지털 입력소자
◆반가산기
< 논리회로 > < 시뮬레이션 >
◆전가산기
< 논리회로 > < 시뮬레이션 >
◆AND, NOT, OR, XOR, XNOR
< AND 논리회로 및 진리표 > < NOT 논리회로 및 진리표 >
<
|
|
|
논리회로는 신속하고 효율적인 처리를 가능하게 하며, 다양한 전자계산기 및 디지털 시스템에서 핵심적인 역할을 수행합니다.
조합논리회로는 다양한 기본 논리 게이트로 구성됩니다. 가장 일반적인 논리 게이트는 AND, OR, NOT 게이트입니다
|
|
|
회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의
|
|
|
NOT 게이트의 입출력 특성 곡선 및 노이즈마진
NMH = 0.423V NML = 2.974V
3) Y와 Y'에 흐르는 전류값 = 0.01mA
실험 논리 회로
Y와 Y'에 흐르는 전압 측정값
* 검토 및 토의 사항
이번 실험은 TTL 7400 NAND 게이트를 이용한 실험이였다. NAND 게이트는 두 입력
|
|
|
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하는
|
|
|
논리회로를 JK 플립플롭을 사용하여 설계하시오. 예를 들어 아래와 같은 입력(X)과 출력(Y) 관계를 갖는다.
6.10 1100 순서 검출기를 JK 플립플롭을 사용하여 설계하시오.
6.11 다음과 같은 사양을 갖는 사탕 자판기를 제어하기 위한 회로를 설
|
|
|
논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가
|
|
|
논리작용의 기초
1. 목적
2. 참고 사항
디지탈 논리의 기초
* 논리레벨 만들기
버퍼
인버터
AND 게이트
OR 게이트
3.참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
1) 부울 대수의 기본 정의
2) 논리회로의 부울 방정식
3
|
|
|
기초회로
자기유지 회로
자기유지 회로 구현
자기유지 회로 해제
우선회로
정지 우선회로
기동 우선회로
선행동작 우선회로 (Interlock circuit)
선행동작 우선회로 (Interlock circuit) 예제
반도체 논리소자를 이용한 선행동작 우
|
|
메뉴펼치기
