|
보고서 맨 끝에 참고자료)
전압계 또는 오실로 스코프
4. 실험방법
실험 1 3-input AND gate 구성
위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라
3-input OR, NAND, NOR gate에 대해 반복 수행하라
실험2
위 회로를 구성한 후 Truth table을 작성
|
|
|
보고서
1. 1. Decoder와 Demultiplexer 회로를 비교, 설명하라.
Decoder
·디코더는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력 논리회로
·입력코드의 수는 일반적으로 출력코드보다 적은 수를 가짐
·디코더는 조합회로로서 n개의 binary
|
|
|
최종 테스트
집적회로가 올바른지 검사
신뢰성을 위한 번인(burn-in) - 소자를 노화시켜 정상적인 동작을 하는지 검사
불량 IC칩을 가려낸 다음 최후공정인 표기와 포장을 함, 소자번호와 날짜가 표시됨 Fabrication process of CMOS
(CMOS 제작공정)
|
|
|
논리회로 과목을 듣는중이라 아직 클럭과 순서논리회로의
개념이 잡히지 않았다. 나름대로 생각하여 카운터를 만들어보았다. 카운
터의 클럭을 이용하여 순서를 표현해봤는데 일단 1상 여자방식은 예상했
던 결과값과 유사하게 나왔다. 스텝
|
|
|
회로를 AND, NOT로 구성하라.
4 AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
- 구성할 수 있다. AND 와 NOT은 functionally complete 이기 때문.(드모르간의 정리를 활용하면 가능하다.) 1.목적
2.원리
3.실험방법
4.문제
|
|
|
회로가 스스로 재트리거된다. 두 저항 와 가 적용된다. 타이 밍 캐패시터는 와 를 통하여 2/3 Vcc까지 충전되고, 를 통하여 1/3 Vcc까지 방전을 하고, 여기서 회로는 재트리거 된다. 충전시간 (출력은 높은 값)은 식 5-4에 의 해 주어진다. (여기서 R
|
|
|
회로이다. 한 신호가 이 회로를 다른 안정된 상태로 변화시킬 때까지 이 회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래
|
|
|
회로의 속도를 향상시킨 것이다. 따라서 carry의 계산 속도 개선이 전체 덧셈회로의 속도 개선과 직결된다. 디지털 회로에서 중요한 위치를 차지하고 있는 덧셈 회로의 속도 개선을 위해 여러 carry 계산 방법들이 제안되었다. 1. 실험 결과
|
|
|
PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input dat
|
|
|
회로가 네 개의 FF으로 된 레지스터로 되어 있다. 초기에 2진수 N
(0000 ≤ N ≤ 1001)이 FF에 저장되어 있다. 회로의 단일 펄스 입력이 인가된 후 레지스터는 N+1001로 되어야 한다. 바꾸어 말하면 순차회로는 4비트 레지스터의 내용에 5를 더하는 기
|
|
메뉴펼치기
