|
제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 제6장 순서논리회로 제7장 레지스터와 카운터 제8장 기억장치와 PLD - 출제예상문제(해설포함) 총47페
|
|
|
회로를 전가산기라 한다. 전가산기는 Ai 및 Bi와 전단에서 넘어온 자리올림수 Ci(Carry-in)의 세 입력을 더하여 합 Si(Sum)와 자리올림수 Ci+1(Carry-out)을 발생한다. 전가산기를 위한 진리표는 표2와 같이 된다. 이를 간략화하면 다음과 같은 논리식으
|
|
|
논리식 >
< 논리회로 >
2. 이론
◆디지털 입력소자
◆반가산기
< 논리회로 > < 시뮬레이션 >
◆전가산기
< 논리회로 > < 시뮬레이션 >
◆AND, NOT, OR, XOR, XNOR
< AND 논리회로 및 진리표 > < NOT 논리회로 및 진리표 >
<
|
|
|
회로
여러 곳에 클록 신호를 보내는 용도에 사용
4. 순서 논리회로
플리플롭과 게이트들로 구성되고, 회로 내부에 기억 소자를 가지고 있어서 입력값과 기억소자의 상태에 따라 출력 값이 결정되는 논리회로
1) 플리플롭(Flip-Flop)
1비트의 정
|
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
|
|
논리게이트와 부울대수 3.1 논리연산과 논리게이트 3.2 부울대수 3.3 부울함수의 정규형 및 표준형 제4장 부울함수의 간소화 및 구현 4.1 개요 4.2 카노우 도표 방법 4.3 NAND 게이트와 NOR 게이트를 이용한 구현방법 제5장 조합논리회로 5.1 개요 5.2
|
|
|
논리회로는 바로 구현 될 수 있다( 이 회로구성은 복습문제에서 다루기로 한다). 각 항을 D로 인수분해 함으로써 무효 코드에 대한 다른 표현식을 얻을 수 있다. 보고서에 제공된 난에 새로운 표현식을 적어라.
4. TTL 논리에서 LOW는 (16mA) 위반하
|
|
|
전기 설계 공학
실험목표
╋━━━━━━━━━━───────
• 시퀀스 제어회로에 대한 이해
• 시퀀스회로와 디지털논리회로에 관한 관계 이해
• 시퀀스 제어회로를 디지털논리회로로 구현
- 퀴즈부저, 분
|
|
|
회로도
반감산기를 사용한 전감산기
형성평가
반 가산기 회로도의 구성은?
전 가산기 회로도의 구성은?
반 감산기 회로도의 구성은?
전 감산기 회로도의 구성은?
[논리회로 목차]
5. 해독기와 부호기
학습목표
해독기의 원리를 이해하여 활용
|
|
|
논리회로
중단원 : 1. 불대수와 논리회로
교육목표와의 관련
학습목표
준비물
1. 불 대수식의 해를 구할 수 있다.
2. 불 대수식의 기본 법칙을 활용하여 불 대수식 해를 구할 수 있다.
학습내용 및 학습활동
단계
학습내용
학습활동
유의점
교사
|
|
메뉴펼치기
